화웨이 ‘타오 법칙’, 핵심 기업 전수 정리
2026년 5월 25일, 화웨이 이사회 멤버이자 반도체 사업부 사장인 허팅보(He Tingbo)가 ISCAS 2026에서 공식적으로 타오(τ, ‘타오’로 음차) 법칙을 제시했다. 이는 중국이 세계 반도체 분야에서 산업 발전을 이끄는 새로운 원칙을 처음으로 제시한 사례이다.
1. τ(타우, 음차 ‘타오’)는 회로 이론에서 시간 상수를 의미하며, 신호가 한 상태에서 다른 상태로 전환되는 데 소요되는 시간을 나타낸다. τ 값이 작을수록 회로의 전환 속도는 빨라진다.
기존의 무어의 법칙(Moore’s Law)은 트랜지스터 크기를 지속적으로 축소하는 ‘기하학적 미세화’를 추구한다.
타오 법칙은 ‘시간 미세화(time miniaturization)’로 방향을 전환하여, 극단적인 선폭(linewidth)에 의존하지 않고 신호 전파 지연을 지속적으로 압축한다.
2. 핵심 실현 경로 — 로직 폴딩(logic folding)
기존 칩 회로 배치는 2차원 평면 구조이며, 신호는 긴 거리의 수평 배선을 따라 이동해야 한다. 로직 폴딩은 단일 층의 배치를 다층 적층 구조로 확장하여, 핵심 신호 경로를 수직 방향으로 ‘접어’ 중첩함으로써 장거리의 평면 배선을 짧은 거리의 수직 상호 연결로 대체함으로써, 시간 상수 τ를 대폭 단축한다.
3. 기존 성과 및 향후 목표
지난 6년간 화웨이는 타오 법칙을 따르는 칩 381종을 설계하고 양산해 왔다.
2026년 가을에는 로직 폴딩 기술을 적용한 키린(Kirin) 칩을 출시할 예정이다.
2031년까지 타오 법칙 기반 고성능 칩은 등가 1.4나노미터 공정 수준의 성능에 도달할 것으로 예상된다.
본 글에서는 화웨이의 타오 법칙 관련 주요 기업 명단을 정리하였다. 향후 연구를 위해 관심 있는 분들은 좋아요를 누르고 저장해 두시길 권장한다. 본 내용은 순수한 논리 해석 및 정보 제공용으로, 투자 조언이 아님을 유의하시기 바란다. 나를 팔로우하면 매일 시장의 핵심 테마와 그 논리를 정리해 드린다.
(일) EDA 설계 소프트웨어
타오 법칙은 시간 상수 τ를 압축하기 위해 트랜지스터 및 상호 연결 구조를 회로 수준에서 최적화해야 하며, 이를 위해서는 칩 설계, 시뮬레이션, 검증 전 과정을 아우르는 EDA 도구가 필수적이다. 화웨이가 양산한 381종의 칩 뒤에는 반드시 성숙한 국산 전과정 EDA 도구 체계가 존재한다. 다음 기업들은 EDA 분야에서 핵심 포지셔닝을 확보하고 있다.
1. 화다지우톈(Huada Zhoutian)
A주 시장에서 EDA 도구 점유율 1위 기업으로, 국내 시장 점유율 약 6%를 차지하며, 현재 국내 규모가 가장 크고 제품 라인이 가장 완전한 EDA 기업이다. 아날로그 회로 설계 전 과정 EDA 도구 시스템과 디지털 회로 설계 EDA 도구 등을 보유하고 있어, 타오 법칙에 필요한 회로 수준 최적화를 위한 기반 기술을 제공한다.
2. 개룬전자(Gailun Electronics)
A주 시장에서 EDA 도구 점유율 2위 기업으로, 핵심 강점은 소자 모델링 및 검증용 EDA 도구이다. 소자 모델링, 회로 시뮬레이션, 수율 분석을 아우르는 완전한 도구 체인을 구축하였다. 타오 법칙은 트랜지스터 및 상호 연결의 저항·커패시턴스(RC) 특성에 대한 정밀 최적화를 요구하는데, 개룬전자의 소자 물리 수준 모델링 능력은 화웨이의 칩 설계 프로세스에 직접 연계될 수 있다.
3. 광리웨이(Guangliwei)
A주 시장에서 EDA 도구 점유율 3위 기업으로, EDA 제조 관련 도구에 특화되어 있으며, 특히 칩 수율 향상 및 테스트 칩 설계 분야에서 두각을 나타낸다. 제공하는 수율 향상 솔루션은 웨이퍼 파운드리와 설계사 간의 핵심 연결 고리이다. 로직 폴딩 기술이 양산 단계에 진입함에 따라, 수율 향상 과정은 광리웨이와 같은 수율 관리 EDA 도구에 크게 의존하게 될 것이다.
4. 신퉁디티에(Shentong Metro)
자회사인 자오위안 펀드(Jianyuan Fund)를 통해 화다지우톈에 간접적으로 출자하며, 지분율은 약 7.58%이다. 신퉁디티에는 순수한 EDA 기업은 아니지만, 화다지우톈의 주요 주주로서 타오 법칙 추진에 따른 국산 EDA 기업의 가치 상승 기대감 속에서 간접적인 수혜 가능성이 있다.
5. 안루기술(Anlu Technology)
자체 개발한 FPGA 전용 EDA 소프트웨어 ‘탕다이나스티(TangDynasty)’를 보유하고 있다. FPGA용 EDA 도구는 기술 난이도가 매우 높은데, 안루기술은 논리 종합부터 배치 및 배선까지 전 과정을 아우르는 도구를 제공하는 국내 소수 기업 중 하나이다. 타오 법칙은 아키텍처 혁신을 강조하며, FPGA는 검증 및 프로토타이핑 시뮬레이션에서 불가결한 역할을 한다. 따라서 안루기술의 EDA 도구는 화웨이 체계 내 국산 FPGA 및 관련 도구 수요 증가에 따라 간접적으로 수혜를 받을 전망이다.
6. 사이웨이전자(Saiwei Electronics)
칭다오젠청과학기술(Qingdao Zhancheng Technology)에 지분 4.67%를 출자하였으며, 이 회사는 IC 설계용 EDA 도구를 전문으로 하여 물리 검증 및 레이아웃 관련 분야에 집중하고 있다. 사이웨이전자는 MEMS 파운드리 기업이지만, EDA 분야에도 출자를 통해 제조+도구의 양방향 시너지를 구축하고 있다.
7. 푸단웨이뎬(Fudan Microelectronics)
자체 개발한 FPGA용 전 과정 독자 지적재산권 EDA 도구를 보유하고 있으며, 자사 FPGA 제품을 지원한다. 고신뢰성 FPGA 분야에서 국내 선도적 위치를 차지하고 있으며, 해당 EDA 도구는 이미 다수의 내부 검증을 거쳤다. 타오 법칙에 기반한 로직 폴딩 설계는 FPGA 칩에서 가장 먼저 적용될 가능성이 높으며, 푸단웨이뎬의 하드웨어-소프트웨어 통합 역량이 수혜를 입을 전망이다.
8. 장장카오저(Changjiang High-Tech)
장장과학성(Changjiang Science City) 개발 주체로서 상하이 EDA 혁신센터에 투자 참여하여 전 과정 국산 EDA 생태계 구축을 추진 중이다. 본사는 직접적인 EDA 개발 업무는 수행하지 않으나, 지역 산업 집적 효과를 누릴 수 있는 산업 플랫폼 및 생태계 투자 전략을 채택하고 있다.
9. 타이지궈청(Taigi Semiconductor)
고전력 반도체 제품 설계를 위해 자체 개발 및 도입한 EDA 소프트웨어를 사용한다. 주요 사업 분야는 전력 반도체로, 선진 로직 칩 시장과는 차별화되어 있으나, 타오 법칙이 제창하는 ‘공정보다 아키텍처가 중요하다’는 개념이 전력 소자 분야로 확산될 가능성도 있다. 이 경우 타이지궈청의 자체 EDA 개발 역량은 차별화된 경쟁 우위 요소가 될 수 있다.
10. 항우웨이(Hangyuwei)
자체 개발한 집적회로 EDA 설계 플랫폼을 보유하고 있으며, 주로 우주항공용 칩의 자율 설계에 활용된다. 고신뢰성 및 방사선 내성 칩 분야에서 오랜 기술 축적을 보유하고 있으며, 자체 EDA 플랫폼 구축은 설계 도구에 대한 자주적 통제를 지향한다는 점에서 타오 법칙의 자주 혁신 정신과 일맥상통한다.
11. 동투케이테크(Dongtu Tech)
자회사 중과이하이웨이(Zhongke Yihaiwei)에 출자하고 있으며, 이 회사는 자사 FPGA 제품을 지원하기 위한 EDA 도구를 자체 개발하였다. 동투케이테크는 출자를 통해 간접적으로 FPGA EDA 역량을 확보하고 있으며, 국산화 대체 흐름 속에서 일정한 테마 탄력성을 확보할 수 있다.
12. 웨이덴리 A(Yuedian Power A)
자회사 심천창신투자그룹(Shenzhen Innovation Investment Group, 심천 창투)을 통해 화다지우톈에 간접적으로 출자하였다. 웨이덴리 A는 여러 단계의 출자 구조를 거쳐 화다지우톈에 극도로 간접적으로 연결되어 있으며, 지분 구조가 복잡하고 탄력성은 상대적으로 제한적이다.
(이) 칩렛(Chiplet) 및 첨단 패키징
로직 폴딩은 회로 배치를 단일 층 평면 구조에서 다층 적층 구조로 업그레이드함으로써, 사실상 3D 패키징을 통한 수직 단거리 상호 연결을 실현한다. 이는 다층 칩 적층, 실리콘 통공(TSV), 혼합 결합(hybrid bonding) 등의 첨단 패키징 기술에 대한 강력한 수요를 촉발한다. 다음 기업들은 국내 첨단 패키징 및 칩렛 기술의 핵심 참여자들이다.
1. 퉁푸웨이뎬(Tongfu Microelectronics)
국내 첨단 패키징 기술 수준 1위 기업으로, AMD의 칩렛 기반 CPU/GPU 제품을 대규모로 양산해 왔다. 2.5D/3D 패키징 플랫폼을 완비하였으며, TSV, 팬아웃(Fan-out), 하이브리드 결합 등 공정을 모두 보유하고 있다. AMD는 칩렛 상용화에 가장 성공적인 벤치마크 기업이며, 퉁푸웨이뎬은 그 핵심 패키징 및 테스트 파트너로서 기술 개발에서 양산까지의 전 과정을 검증하였다. 이는 화웨이의 로직 폴딩 칩 패키징 수요를 가장 유력하게 수주할 가능성을 높인다.
2. 창뎬케이지(Changdian Technology)
국내 첨단 패키징 기술 수준 2위 기업으로, SiP, 팬아웃, WLCSP 등 다양한 첨단 패키징 제품을 이미 양산 중이다. 전 세계 3위 규모의 패키징 및 테스트 기업으로, 규모 경쟁력이 뛰어나다. 현재 칩렛 분야에서의 양산 규모는 퉁푸웨이뎬에 비해 상대적으로 작으나, 방대한 생산 능력과 고객 기반을 바탕으로 빠른 추격이 가능하다.
3. 화톈케이지(Huatian Technology)
국내 첨단 패키징 기술 수준 3위 기업으로, 첨단 패키징 제품 양산을 이미 달성하였다. 고밀도 패키징에 특화되어 있으며, FC, TSV, SiP 등 다양한 분야에 포지셔닝하고 있다. 화톈케이지는 원가 관리 및 고객 대응 속도에서 강점을 보이고 있으며, 로직 폴딩 기술이 성숙화되면 일정 부분의 패키징 및 테스트 주문을 확보할 수 있을 전망이다.
4. 용사전자(Yongshi Electronics)
첨단 패키징 사업 매출 비중이 약 100%에 달하며, 순수한 첨단 패키징 전문 기업이다. 고급 패키징 및 테스트에 집중하며, QFN, BGA, SiP 등 다양한 제품을 생산한다. 규모는 작고 사업 집중도가 높기 때문에, 타오 법칙 관련 테마에서의 실적 탄력성이 일반적으로 더 크다.
5. 한무지(Hanwuji)
자사 클라우드 AI 칩 ‘쓰위안 370(Siyuan 370)’에 이미 칩렛 기술을 적용하였다. 이는 칩렛 아키텍처가 국내 상용 칩에서 실제 구현된 전형적인 사례이다. 한무지는 AI 칩 설계 기업으로, 직접적인 패키징 업무는 수행하지 않으나, 칩렛 기술의 실현 가능성을 검증하였다. 타오 법칙은 칩렛 기술의 AI 칩 분야 확산을 더욱 촉진시킬 것이며, 선도 기업으로서 한무지는 설계 방법론 측면에서 선발 우위를 확보할 가능성이 있다.
6. 싼위안궈지(Xinyuan International)
칩렛 아키텍처 기반 고성능 애플리케이션 프로세서 플랫폼을 제공한다. 싼위안궈지는 칩 설계 서비스(IP 및 설계 플랫폼) 기업으로, 풍부한 칩렛 IP 라이브러리와 시스템 통합 역량을 보유하고 있다. 타오 법칙이 촉진하는 다층 적층 설계는 칩렛 설계 방법론, 인터페이스 IP, 온칩 네트워크(NoC) 등에 대한 수요를 증가시킬 것이며, 싼위안궈지의 플랫폼화 역량은 라이선스 수익 증가로 이어질 전망이다.
7. 란젠전자(Lanjian Electronics)
DNF, PDFN, QFN 등 다양한 패키징 형태를 커버하며, 이 중 QFN은 첨단 패키징의 기초 형태이다. 기술 수준은 국내 주류 수준에 속하며, 반도체 패키징 및 테스트 전반의 경기 회복 및 국산 대체 흐름에서 수혜를 입을 전망이다.
8. 쭈정부런(Zhengzheng Shares)
반도체 후공정 첨단 패키징 전용 장비(예: 칩 마운터, 소터 등)를 주로 생산한다. 첨단 패키징 증설 주기에서는 장비업체가 가장 먼저 수혜를 받는 부문 중 하나이다.
9. 다궁궈지(Dagang Holdings)
자회사 쑤저우 케양광전(Suzhou Keyang Optoelectronics)이 웨이퍼 레벨 패키징, TSV 등 첨단 패키징 기술을 보유하고 있다. 현재는 여전히 기술 축적 및 시장 확장 단계에 있다.
10. 쑤저우 구더(Suzhou Good-Archer)
출자 및 자회사를 통해 첨단 패키징 분야에 진출하였으며, 기술은 아직 축적 단계에 있다. 주력 사업은 반도체 분리 소자이다.
11. 산지아케이테크(Sanjiya Tech)
반도체 패키징 몰드 및 장비 분야에 진출해 있으며, 첨단 패키징 분야 역시 기술 축적 단계에 있다.
(삼) 위탁 제조(파운드리)
시간 상수 τ의 압축은 회로 설계뿐 아니라, 소자 수준에서의 트랜지스터 구조, 상호 연결 재료, 공정 파라미터 최적화에도 의존한다. 이러한 최적화는 궁극적으로 웨이퍼 제조 공장의 공정 플랫폼 및 설계 규칙에 구현되어야 한다. 또한, 화웨이가 2026년 가을에 출시할 로직 폴딩 기반 키린 칩은 반드시 파운드리 업체가 웨이퍼 상에서 제작(플로우-인)하고 양산해야 한다. 국내 주요 파운드리 기업들은 이 역사적인 주문을 수주할 기회를 모두 갖추고 있다.
1. 중싱인터내셔널(SMIC)
중국 대륙 최대 웨이퍼 파운드리 기업으로, 전 세계 4위, 중국 내 1위이다. 14nm 및 개량 공정을 성숙하게 보유하고 있으며, 핀필드(FinFET) 등 선진 공정 기술 역량도 갖추고 있다. 타오 법칙이 제창하는 로직 폴딩 기술은 설계-공정 협업 최적화를 핵심으로 하며, 국내 기술력이 가장 뛰어난 파운드리 기업인 중싱인터내셔널이 화웨이 차세대 키린 칩의 주요 공급사가 될 가능성이 가장 높다. 동시에 국산 칩 전산업체 전체의 생산 능력 이전 추세에서도 수혜를 입을 전망이다.
2. 화홍그룹(Hua Hong Group)
전 세계 웨이퍼 파운드리 6위, 중국 내 2위 기업으로, 전력 소자, 아날로그 칩, 임베디드 비휘발성 메모리 등 특화 공정 분야에 강점이 있다. 화홍그룹은 선진 공정 역량 면에서 중싱인터내셔널에 미치지 못하나, 특화 공정 분야에서의 오랜 기술 축적을 바탕으로, 타오 법칙의 ‘로직 폴딩’이 반드시 5nm/3nm 극미세 공정에 의존하지 않는다는 점에서, 화웨이의 엣지 컴퓨팅 또는 IoT 칩 위탁 제조 수요 일부를 수주할 가능성도 있다.
3. 징허집성(Jinghe Integration)
전 세계 웨이퍼 파운드리 9위, 중국 내 3위 기업으로, 주력 제품은 디스플레이 드라이버 IC(DDIC), MCU 등이다. 기술 노드는 주로 40nm~90nm 성숙 공정에 집중되어 있다. 선진 로직 칩 위탁 제조와는 격차가 있으나, 타오 법칙이 촉진하는 전산업체 국산화 추세 속에서 징허집성은 국내 설계사들의 성숙 공정 주문 이전을 더욱 확대할 수 있을 전망이다.
4. 옌둥웨이(Yandong Micro)
분리 소자, 아날로그 IC, 특수용 IC 위탁 제조에 특화되어 있으며, 연간 매출액은 약 20.56억 위안이다. 주로 고신뢰성, 산업용 제어 분야를 타깃으로 한다. 타오 법칙의 파급 효과는 아날로그·혼합 신호 칩 설계 방법론으로 확산될 수 있으며, 옌둥웨이는 특수 IC 파운드리 기업으로서 국산 대체 전반의 추세에서 수혜를 입을 전망이다.
주말 ‘행성(Planet)’ 커뮤니티에서 공유된 정화된 리서치 리포트 중 많은 종목이 20% 상한가를 기록하였다. 예를 들어 지난 주 목요일·금요일의 롱다간광(Rongda Sensing), 셩메이상하이(Shengmei Shanghai), 어제 밤의 화싱위안츠(Huaxingyuan Chuang), 화홍그룹(Hua Hong Group), 중싱인터내셔널(SMIC), 신레이넝(Xinleinen) 등이 그러하다. 매일 엄선된 리포트는 본 계정 홈 화면의 ‘행성’ 커뮤니티에서 확인하실 수 있다.
중대한 공지: 본 계정의 모든 콘텐츠는 순수한 정보 제공 및 논리 정리 목적이며, 어떠한 투자 조언도 포함하지 않는다. 게시된 내용은 관련 기업의 주가 흐름과 아무런 관련이 없음을 명확히 알려드리며, 이를 근거로 투자 결정을 내리지 말아 주시기 바란다. 투자 결정은 귀하의 독자적 판단에 따라 이루어져야 한다. 시장에는 위험이 존재하며, 투자는 신중하게 이루어져야 한다.
TechFlow 공식 커뮤니티에 오신 것을 환영합니다
Telegram 구독 그룹:https://t.me/TechFlowDaily
트위터 공식 계정:https://x.com/TechFlowPost
트위터 영어 계정:https://x.com/BlockFlow_News
