ファーウェイ「タオの法則」——主要関連企業の包括的整理
TechFlow厳選深潮セレクト
ファーウェイ「タオの法則」——主要関連企業の包括的整理
ファーウェイは正式に「タオの法則」を提唱し、従来の幾何学的縮小ルートに代わって信号遅延の圧縮を採用した。これは中国の半導体産業が世界に向けて初めて独自の発展パラダイムを提案したことを示す。
Web3業界の深掘り報道に専念し潮流を洞察2026年5月25日、ファーウェイ取締役兼半導体事業部社長のヘ・ティンボ氏がISCAS 2026において正式に「タオ（τ）の法則」を提唱しました。これは中国が世界の半導体分野において産業発展を指導する新たな原則を初めて提唱した事例です。
1．τ（タウ、「タオ」と音訳）は回路理論において時間定数を表し、信号がある状態から別の状態へ切り替わるのに要する時間を意味します。τが小さいほど、回路の切り替え速度は速くなります。
従来のムーアの法則は、トランジスタの幾何学的縮小（幾何学的微細化）を追求しています。
一方、タオの法則は「時間的微細化」へと転換します。すなわち、信号伝播遅延を継続的に圧縮することを目指し、極限的な線幅縮小に依存しません。
2．核心的な実現手法——ロジック・フォールディング（論理折り畳み）
従来のチップ回路配置は二次元平面であり、信号は長距離の横方向配線を必要とします。ロジック・フォールディングでは、回路配置を単層から多層スタッキングへと拡張し、キーパスを縦方向に折り畳んで重ね合わせることで、長距離の平面配線を短距離の垂直相互接続に置き換え、結果として時間定数τを大幅に短縮します。
3．既存の成果と今後の目標
過去6年間で、ファーウェイはすでにタオの法則に基づくチップを381種類設計・量産しています。
2026年秋には、ロジック・フォールディング技術を採用したキリン（麒麟）チップを発表する予定です。
2031年までには、タオの法則に基づくハイエンドチップが等価1.4ナノメートルプロセス相当の性能に達すると予測されています。
本稿では、ファーウェイのタオの法則に関連する企業リストを以下に整理しました。今後の調査のために、ぜひ「いいね」およびブックマークをお願いいたします。なお、当該内容はあくまで論理的解釈に基づく情報提供であり、投資勧誘を目的としたものではありません。当アカウントをフォローしていただければ、毎日市場の主要テーマに関する論理的構造を整理してお届けします。
（一）設計ソフトウェア（EDA）
タオの法則は、時間定数τを圧縮するために、トランジスタおよび相互接続の配置を回路レベルで最適化することを要求します。EDAツールは、チップ設計・シミュレーション・検証の全工程にわたって不可欠です。ファーウェイが既に量産している381種類のチップは、成熟した国産フルプロセスEDAツール体系を背景に開発されたものです。以下の企業はEDA分野において戦略的ポジショニングを確保しています。
1．ファダ・キュウテン（華大九天）
A株市場におけるEDAツールシェア第1位で、国内市場シェアは約6％。現在、国内最大規模かつ製品ラインアップが最も充実したEDA企業です。アナログ回路設計向けフルプロセスEDAツールシステムやデジタル回路設計向けEDAツールなど多数を保有しており、タオの法則に必要な回路レベル最適化を支える基盤技術を提供可能です。
2．ガイロン・エレクトロニクス（概倫電子）
A株市場におけるEDAツールシェア第2位。コア強みはデバイスモデリングおよび検証用EDAツールにあります。デバイスモデリング、回路シミュレーション、歩留まり解析をカバーする完全なツールチェーンを構築済みです。タオの法則はトランジスタ相互接続の抵抗・容量に対する精密な最適化を要求するため、ガイロンのデバイス物理レベルにおけるモデリング能力は、ファーウェイのチップ設計プロセスに直接対応できます。
3．グアンリ・ウェイ（広立微）
A株市場におけるEDAツールシェア第3位。EDA製造関連ツールに特化し、特にチップ歩留まり向上およびテストチップ設計を主軸としています。同社が提供する歩留まり向上ソリューションは、ウエハー代工ファウンドリと設計会社との間の重要な橋渡し役です。ロジック・フォールディング技術の量産化に伴い、歩留まり向上プロセスはグアンリ・ウェイのような歩留まり管理EDAツールに大きく依存することになります。
4．シントゥー・ディーティー（申通地铁）
傘下のジャイエン・ファンドを通じてファダ・キュウテンに間接出資（約7.58％）。シントゥー・ディーティー自体は純粋なEDA企業ではありませんが、ファダ・キュウテンの主要株主として、タオの法則推進による国産EDA評価額上昇局面において間接的な受益可能性があります。
5．アンルー・テクノロジー（安路科技）
独自開発のフルプロセスFPGA専用EDAソフトウェア「タン・ダイナスティ（TangDynasty）」を保有。FPGA向けEDAツールは極めて高い難易度を有しており、アンルーは論理合成から配置配線までをカバーするフルプロセスツールを提供できる国内僅かな企業の一つです。タオの法則はアーキテクチャ革新を重視しており、FPGAは検証およびプロトタイプシミュレーションにおいて不可欠です。アンルーのEDAツールは、ファーウェイ体制内における国産FPGAおよび関連ツール需要の高まりにより、間接的に恩恵を受ける可能性があります。
6．サイウェイ・エレクトロニクス（賽微電子）
青島展誠科技（持股4.67％）に出資。同社はIC設計用EDAツールを主力とし、物理検証およびレイアウト関連領域に特化しています。サイウェイ・エレクトロニクス自体はMEMS代工ファウンドリですが、EDAへの出資を通じて製造＋ツールの両面での協働体制を構築しています。
7．フーダン・マイクロエレクトロニクス（復旦微電）
自社FPGA製品をサポートするフルプロセス自主知的財産権を持つFPGA専用EDAツールを保有。国内の高信頼性FPGA分野において突出した地位を占め、そのEDAツールは多数の内部検証を経ています。タオの法則が推進するロジック・フォールディング設計は、FPGAチップにおいて先行して適用される可能性があり、フーダン・マイクロエレクトロニクスのハードウェア・ソフトウェア一体型能力が恩恵を受けるでしょう。
8．チャンシャン・ハイテク（張江高科）
張江科学城の開発主体として、上海EDAイノベーションセンターへの投資にも参加し、フルプロセス国産EDAエコシステム構築を支援しています。同社はEDA開発を直接行うわけではなく、むしろ産業プラットフォームおよびエコシステム投資というロジックで位置付けられ、地域産業集積による恩恵を享受しています。
9．タイジ・シューフェン（台基股份）
高電力半導体製品設計向けに、自社開発および調達したEDAソフトウェアを活用しています。主力事業はパワーセミコンダクタであり、先端ロジックチップ向けEDA市場とは異なるものの、タオの法則が提唱する「プロセスよりもアーキテクチャ重視」の理念は、パワーデバイス分野にも浸透する可能性があります。タイジ・シューフェンの自社開発EDA能力は、差別化の強みとなります。
10．ハンユ・ウェイ（航宇微）
自社の宇宙航空級チップ自主設計向けに、集積回路EDA設計プラットフォームを独自構築しています。高信頼性・耐放射線チップ分野において豊富な蓄積を有しており、自社EDAプラットフォームの構築は設計ツールの自主管理・コントロールを求める姿勢を反映しており、タオの法則の背後にある自主革新のロジックと一脈相通じます。
11．ドントゥ・テクノロジー（東土科技）
子会社である中国科学院億海微（Zhongke Yihaiwei）に出資しており、同社チームが自社FPGA製品を支えるEDAツールを開発しています。ドントゥ・テクノロジーは出資を通じて間接的にFPGA EDA能力を有しており、国産代替の波において一定のテーマ関連性（テーマ弾力性）を備えています。
12．ユエ・デンリク A（粵電力 A）
子会社の深セン・イノベーション・インベストメント・グループ（深创投）を通じてファダ・キュウテンへの投資に参加していました。ユエ・デンリク Aは多重間接出資形態でファダ・キュウテンに参画しており、受益可能性は非常に間接的かつ株式持株チェーンが長いことから、弾力性は比較的限定的です。
（二）Chipletおよび先進パッケージング
ロジック・フォールディングは、回路配置を単層平面構造から多層スタッキング構造へと進化させるものであり、本質的には3Dパッケージングによる垂直短距離相互接続を実現します。これにより、多層チップスタッキング、シリコン・スルーホール（TSV）、ハイブリッドボンディングなどの先進パッケージング技術に対する剛性需要が生じます。以下に挙げる企業は、国内における先進パッケージングおよびChiplet技術の主要な参加者です。
1．トンフー・ウェイディエン（通富微電）
国内先進パッケージング技術の進捗度合いで第1位。AMD向けにChipletアーキテクチャのCPU/GPU製品を大規模に量産しています。2.5D/3Dパッケージングプラットフォーム（TSV、Fan-out、Hybrid Bondingなど）を完全に整備済みです。AMDはChipletの商業化において最も成功したベンチマーク企業であり、トンフー・ウェイディエンはその主要な封止・テストパートナーとして、技術から量産までのフルプロセスを確立済みです。この実績から、ファーウェイのロジック・フォールディングチップのパッケージング需要を最も受けやすい企業と考えられます。
2．チャンジャン・テクノロジー（長電科技）
国内先進パッケージング技術の進捗度合いで第2位。SiP、Fan-out、WLCSPなど複数の先進パッケージング製品をすでに量産しています。世界第3位の封止・テストメーカーであり、規模優位性が顕著です。現時点ではChiplet分野における量産規模はトンフー・ウェイディエンに及ばないものの、膨大な生産能力および顧客基盤を有するため、迅速な追随能力を備えています。
3．ファーティエン・テクノロジー（華天科技）
国内先進パッケージング技術の進捗度合いで第3位。先進パッケージング製品の量産を既に実現しています。高密度パッケージングに特化し、FC、TSV、SiPなどの分野で布陣しています。ファーティエン・テクノロジーの強みはコストコントロールおよび顧客対応スピードであり、ロジック・フォールディング技術の成熟後には一部の封止・テスト受注を獲得できる可能性があります。
4．ヨンシー・エレクトロニクス（甬矽電子）
先進パッケージング事業の売上高比率がほぼ100％であり、純粋な先進パッケージング企業です。高品質封止・テストに焦点を当て、QFN、BGA、SiPなどの製品を取り扱っています。規模は比較的小さく業務純度が高いことから、タオの法則関連テーマにおける業績弾力性がしばしば大きくなります。
5．ハンウージー（寒武紀）
クラウドAIチップ「スイエン370（思元 370）」においてすでにChiplet技術を採用しており、国内商業チップにおけるChipletアーキテクチャの典型的事例です。ハンウージーはAIチップ設計企業であり、封止・テストを直接行うわけではありませんが、Chipletの成功実績はその技術ルートの実現可能性を証明しています。タオの法則はさらにAIチップにおけるChipletの普及を加速させ、ハンウージーは先行者として設計手法上の先発優位性を獲得する可能性があります。
6．シンユアン・シェア（芯原股份）
Chipletアーキテクチャに基づくハイエンドアプリケーションプロセッサプラットフォームを提供しています。シンユアンはチップ設計サービス（IPおよび設計プラットフォーム）企業であり、豊富なChiplet IPライブラリおよびシステム統合能力を有しています。タオの法則が推進する多層スタッキング設計は、Chiplet設計手法、インターフェースIP、オンチップネットワーク（NoC）などに対する需要を高め、シンユアンのプラットフォーム化能力がライセンス収入増加へと結びつく可能性があります。
7．ランジェン・エレクトロニクス（藍箭電子）
DNF、PDFN、QFNなどのパッケージ形式をカバーしており、その中でもQFNは先進パッケージングの基本形式です。技術水準は国内主流層に属しており、半導体封止・テスト全体の景気回復および国産代替ロジックによる恩恵を受けています。
8．ジージョン・フン（至正股份）
半導体後工程の先進パッケージング専用装置（例えば、チップマウンター、ソーターなど）を主力とする企業です。先進パッケージングの増産サイクルにおいて、装置メーカーは最も早期に恩恵を受けるセクターの一つです。
9．ダーグ・グーフェン（大港股份）
子会社の蘇州科陽光電（スーチョウ・コーヤン・グアンディエン）が先進パッケージング技術の蓄積を有しており、ウエハーレベルパッケージング、TSVなどを主に扱っています。現時点では依然として技術蓄積および市場開拓段階にあります。
10．スーチョウ・グーデゥ（蘇州固锝）
出資および子会社を通じて先進パッケージング分野に参入しており、技術は蓄積段階にあります。主力事業は半導体ディスクリートデバイスです。
11．サンジア・テクノロジー（三佳科技）
半導体パッケージ用金型および装置に進出しており、先進パッケージング分野は技術蓄積段階にあります。
（三）代工製造
時間定数τの圧縮は、回路設計に依存するだけでなく、デバイスレベルにおけるトランジスタ構造・相互接続材料・プロセスパラメータの最適化も必要です。これらの最適化は最終的にウエハー製造工場のプロセスプラットフォームおよび設計ルールに落とし込まれます。さらに、ファーウェイが2026年秋に発表するロジック・フォールディング搭載キリンチップは、代工ファウンドリによる試作および量産が不可欠です。国内主要代工ファウンドリは、この歴史的注文を獲得する機会を有しています。
1．SMIC（中芯国際）
中国大陸におけるウエハー代工の絶対的リーダーであり、世界ランキング第4位、国内第1位です。14nmおよび改良プロセスを含む成熟した製造技術を有し、FinFET先進プロセス能力も備えています。タオの法則が提唱するロジック・フォールディング技術は、設計－プロセスの協調最適化を本質とするものであり、国内で最も技術的に進んだ代工ファウンドリであるSMICが、ファーウェイ次世代キリンチップの主たるサプライヤーとなる可能性が最も高いです。また、国産チップ全産業チェーンにおける生産能力移転トレンドにも恩恵を受けています。
2．Hua Hong（華虹公司）
ウエハー代工世界第6位、国内第2位。パワーデバイス、アナログチップ、組込み型不揮発性メモリを特色とする企業です。Hua HongはSMICに比べ先進プロセス能力に劣りますが、特色プロセス分野における蓄積は非常に厚いです。タオの法則における「ロジック・フォールディング」は5nm／3nmといった極限的な線幅に依存せず、Hua Hongの成熟プロセスに加えて革新的な三次元スタッキング設計を組み合わせることで、ファーウェイのエッジコンピューティングまたはIoTチップの代工需要の一部を受注できる可能性があります。
3．JieHe Integrated（晶合集成）
ウエハー代工世界第9位、国内第3位。主にDDIC（ディスプレイドライバIC）、MCUなどを手掛けています。技術ノードは40nm～90nmの成熟プロセスが中心です。尖端ロジックチップ代工とは差があるものの、タオの法則が推進する全産業チェーン国産化の流れの中で、ジエヘ・インテグレーテッドは国内設計企業からの成熟プロセス注文の移転をより多く獲得できる可能性があります。
4．ヤンドン・ウェイ（燕東微）
ディスクリートデバイスおよびアナログIC、特殊用途ICの代工を専門とし、年間売上高は約20.56億元です。製品は主に高信頼性・産業用制御分野をターゲットとしています。タオの法則の波及効果はアナログ・ミックスドシグナルチップの設計手法論にも影響を及ぼす可能性があり、特殊用途IC代工ファウンドリであるヤンドン・ウェイは、国産代替全体のトレンドによって恩恵を受けるでしょう。
日曜日の「スター・プランネット（星球）」内で共有された精選リサーチレポートでは、多数の銘柄が20％の上限値幅で急騰しています。先週木・金の「ロンダ・ガングワン（容大感光）」「シェンメイ・シャンハイ（盛美上海）」、昨夜の「ファシンユアンチュアン（華興源創）」「ファーホン・カンプー（華虹公司）」「ズンシン・クォクジ（中芯国际）」「シンレイネン（新雷能）」などがその例です。毎日の精選リサーチレポートは、本アカウントのトップページにある「スター・プランネット（星球）」にてご確認ください。
免責事項：本アカウントのすべてのコンテンツは、あくまで情報提供および論理的整理を目的としており、いかなる投資勧誘・投資助言を意図したものではありません。記事の掲載は、関連企業の株価動向とは一切関係ありません。投資判断は各自で独立して行ってください。市場にはリスクが存在し、投資には慎重な判断が必要です。
TechFlow公式コミュニティへようこそ
Telegram購読グループ：https://t.me/TechFlowDaily
Twitter公式アカウント：https://x.com/TechFlowPost
Twitter英語アカウント：https://x.com/BlockFlow_News
