τ Scaling: Động cơ tăng trưởng mới do Huawei thiết kế cho thời đại hậu-Moore
Tuyển chọn TechFlowTuyển chọn TechFlow
τ Scaling: Động cơ tăng trưởng mới do Huawei thiết kế cho thời đại hậu-Moore
Từ “thu nhỏ kích thước” đến “rút ngắn thời gian”.
Chuyên sâu báo cáo Web3Trong 60 năm qua, ngành bán dẫn luôn tiến bộ nhờ thu nhỏ kích thước transistor (Định luật Moore): càng nhỏ hơn, càng dày đặc hơn và chi phí càng thấp.
Nhưng hiện nay con đường này đã bế tắc:
- Hiệu quả của quy trình dưới 7nm sụt giảm mạnh
- Chi phí máy quang khắc vượt mức khổng lồ
- Chi phí thiết kế một chip ở quy trình tiên tiến vượt quá 1 tỷ USD
- Chi phí cho mỗi transistor không giảm mà còn tăng
Đội ngũ bán dẫn của Huawei đã xác nhận một hướng đi mới sau 6 năm nghiên cứu và thử nghiệm với 381 loại chip đã được sản xuất hàng loạt:
Không cạnh tranh về kích thước, mà chuyển sang cạnh tranh về thời gian.
Đề xuất Lý thuyết thu nhỏ theo thời gian τ (τ Scaling):
Coi “thời gian” là chỉ số tối ưu hóa cốt lõi, nén toàn bộ thời gian đặc trưng τ trên toàn chuỗi — từ tốc độ chuyển mạch transistor (picosecond) đến thời gian xử lý tác vụ tại trung tâm dữ liệu (second), bao phủ 12 bậc độ lớn.
Nói một cách đơn giản:
Trước đây so ai nhỏ hơn, giờ đây so ai nhanh hơn, độ trễ thấp hơn và hiệu suất cao hơn.
I. τ Scaling thực chất là gì?
τ là độ trễ / hằng số thời gian ở từng tầng, chia làm bốn cấp:
- Transistor: tốc độ chuyển mạch
- Mạch điện: độ trễ truyền tín hiệu
- Chip: độ trễ tính toán và truy cập bộ nhớ
- Hệ thống: thời gian đồng bộ hóa đầu cuối
Mục tiêu là nén đồng thời τ trên toàn bộ ngăn xếp — công nghệ, mạch điện, kiến trúc và hệ thống cùng sử dụng một bộ chỉ số để tối ưu hóa, thay vì hoạt động riêng lẻ.
II. Ứng dụng trên thiết bị di động: LogicFolding (Gấp logic)
Mà không nâng cấp quy trình sản xuất, chip được xếp chồng theo chiều dọc, sử dụng kỹ thuật ghép hỗn hợp siêu chính xác để phân bổ các đường dẫn then chốt lên nhiều lớp — tương tự như “xây thêm tầng” cho chip.
- Mật độ transistor: tăng từ 155 lên 238 triệu/transistor/mm² trong một thế hệ, tăng 55%
- Hiệu suất năng lượng: tăng 41%, tần số hoạt động chính tăng gần 13%
- Tần số SRAM: tăng hơn 40%
- Tần số hoạt động của Kirin 2026 đạt 3,1 GHz; mục tiêu năm 2029 là 4 GHz
III. Ứng dụng tại trung tâm dữ liệu AI: Nén độ trễ trên toàn chuỗi
80% năng lượng và 70% chi phí của cụm AI đến từ việc vận chuyển dữ liệu; trọng tâm là nén thời gian truyền thông.
1. Bus thống nhất (Unified Bus)
Loại bỏ nhiều lớp giao thức, độ trễ truy cập từ xa giảm từ vài chục microsecond xuống khoảng 100 nanosecond — nhanh hơn 500 lần.
2. Giao diện quang Hi-ONE
Mỗi module đạt tốc độ 8 Tb/s; thay dây đồng bằng cáp quang, khoảng cách truyền tăng từ 1 mét lên 100 mét — phù hợp với cụm hàng vạn card.
3. Gấp 3D (3D Folding)
Giải quyết vấn đề của gói 2,5D — diện tích tăng nhanh nhưng số lượng giao diện không theo kịp — bằng cách đưa bộ nhớ, nguồn cấp và cổng quang lên mặt phẳng dọc, mở rộng đồng bộ với khả năng tính toán.
- Dự báo: Đến năm 2035, độ tích hợp phần cứng AI sẽ tăng hơn 100 lần
IV. Tích hợp lại logic và bộ nhớ
Trước đây CPU và bộ nhớ phát triển riêng biệt; trong kỷ nguyên AI, việc vận chuyển dữ liệu trở nên quan trọng hơn cả tính toán — do đó, bộ nhớ và logic bắt buộc phải tích hợp 3D chặt chẽ, kéo theo sự dịch chuyển quyền lực trong chuỗi cung ứng sang các nhà sản xuất bộ nhớ và nhà đóng gói.
V. Những thách thức còn lại
- Công cụ EDA cần hỗ trợ thiết kế xếp chồng 3D
- Cần tối ưu hóa sự khác biệt về quy trình giữa các wafer và tổn hao liên kết dọc
- Cần xây dựng chuẩn mới về hiệu suất năng lượng và bộ tiêu chí đánh giá (Benchmark)
Kết luận
Kỷ nguyên thu nhỏ theo kích thước dựa trên Định luật Moore đã khép lại; kỷ nguyên thu nhỏ theo thời gian đã bắt đầu.
Không cần cố gắng giành giật máy quang khắc tiên tiến nhất — chỉ cần tận dụng xếp chồng 3D, kiến trúc hệ thống và tối ưu hóa kết nối, hiệu năng và hiệu suất năng lượng vẫn có thể tiếp tục cải thiện bền vững.
Đây sẽ là lộ trình cốt lõi của ngành bán dẫn trong 10 năm tới.
Chào mừng tham gia cộng đồng chính thức TechFlow
Nhóm Telegram:https://t.me/TechFlowDaily
Tài khoản Twitter chính thức:https://x.com/TechFlowPost
Tài khoản Twitter tiếng Anh:https://x.com/BlockFlow_News
