EVM thành RISC-V? Cùng nói về quá khứ và hiện tại của RISC-V cũng như ứng dụng trong lĩnh vực Web3
Tuyển chọn TechFlowTuyển chọn TechFlow
EVM thành RISC-V? Cùng nói về quá khứ và hiện tại của RISC-V cũng như ứng dụng trong lĩnh vực Web3
Việc giới thiệu RISC-V, mặc dù đối mặt với những thách thức như tương thích với hệ sinh thái hiện tại, cân bằng hiệu suất và bảo mật, nhưng cũng mở ra vô số khả năng cho công nghệ blockchain trong tương lai.
Chuyên sâu báo cáo Web3Một, Mở đầu
Blockchain như một nền tảng tính toán phân tán mới, bên dưới không chỉ là cấu trúc dữ liệu hay thuật toán mã hóa, mà còn là một cuộc cách mạng về môi trường vận hành. Từ việc thực thi hợp đồng thông minh đến xác minh chéo chuỗi, từ ứng dụng phi tập trung (DApp) đến việc tạo ra bằng chứng kiến thức không (ZKP), mọi hành vi trên chuỗi cuối cùng đều cần được giải thích và thực thi bởi một dạng máy ảo (Virtual Machine, VM). Và nền tảng hỗ trợ máy ảo hoạt động này là một phần thường bị bỏ qua nhưng cực kỳ quan trọng: Kiến trúc tập lệnh phần cứng (Instruction Set Architecture, ISA).
Trong các hệ thống blockchain truyền thống, chúng ta thường cho rằng "máy ảo là vấn đề phần mềm", nó chỉ liên quan đến ngôn ngữ lập trình và môi trường thời gian chạy. Máy ảo EVM của Ethereum là một loại máy ảo dựa trên ngăn xếp được tùy chỉnh riêng cho hợp đồng thông minh, trong khi Polkadot và Near sử dụng WebAssembly (WASM) làm tiêu chuẩn thời gian chạy. Tuy nhiên, khi blockchain phát triển theo hướng hiệu suất cao hơn, khả năng xác minh và khả năng tùy chỉnh tốt hơn, một xu hướng không thể bỏ qua đang xuất hiện: Kiến trúc ISA phần cứng đang trở thành một thành phần thiết kế mô hình thực thi trên chuỗi.
1.1 Mối liên hệ giữa Blockchain và Tập lệnh phần cứng
Trong hệ điều hành truyền thống, tập lệnh là cầu nối giữa hệ điều hành và phần cứng, trừu tượng hóa các thao tác mà bộ xử lý có thể thực hiện. Trong hệ thống blockchain, do đặc điểm "thực thi có thể xác minh" và "xác định đa nền tảng", hành vi của máy ảo không chỉ cần chính xác mà còn phải có thể được chứng minh, có thể được tái hiện. Yêu cầu này ngược lại buộc ngữ nghĩa lệnh của máy ảo phải rõ ràng, đơn giản và hành vi xác định, những đặc điểm này cũng là một phần trong mục đích ban đầu của thiết kế kiến trúc RISC.
Quan trọng hơn, trong các tình huống như bằng chứng kiến thức không (ZKP), môi trường thực thi đáng tin cậy (TEE) và bằng chứng thực thi ngoài chuỗi (Off-chain Proof), kiến trúc tập lệnh thường cần "được mô hình hóa vào mạch chứng minh", khiến khả năng xác minh, tính đơn giản về cấu trúc, mức độ chuẩn hóa và mã nguồn mở của ISA trở thành các đặc tính cực kỳ quan trọng. Một ISA với kiến trúc đóng kín, phức tạp và mơ hồ sẽ không phù hợp để làm nền tảng lâu dài cho VM trên chuỗi.
1.2 Vai trò của máy ảo trong blockchain
Trong hệ thống blockchain, vai trò của máy ảo có thể được hiểu là "CPU của thế giới phi tập trung". Cho dù là hợp đồng triển khai trên mạng chính Ethereum, hay zkVM, MoveVM chạy trên Rollup, AppChain, phía sau đều tồn tại một câu hỏi chung: Làm thế nào để xác định kết quả thực thi mã trong một hệ thống đồng thuận toàn cục?
Các phương án máy ảo chính bao gồm:
-
EVM (Máy ảo Ethereum): VM kiểu ngăn xếp được thiết kế riêng cho Ethereum, thao tác đơn giản, quá trình thực thi có thể theo dõi;
-
WASM (WebAssembly): Tiêu chuẩn VM phổ biến, hiệu suất cao, được thúc đẩy bởi trình duyệt, hiện đã được nhiều chuỗi áp dụng;
-
Move VM: Xuất phát từ dự án Libra, nhấn mạnh kiểm soát tài nguyên và xác minh hình thức;
-
zkVM / RISC-V VM: Mô hình hóa việc thực thi thành mạch zk hoặc mô hình thực thi ISA, dùng để tạo bằng chứng kiến thức không hiệu quả;
-
Solana BPF VM: VM an toàn được mở rộng từ Berkeley Packet Filter.
Dù mỗi loại máy ảo này có kiến trúc khác nhau, nhưng đều đối mặt với cùng một vấn đề: Làm sao để đạt được sự thống nhất giữa "hiệu suất, khả năng xác minh, tính nhất quán đa nền tảng" trên chuỗi? Trong vấn đề này, vai trò của ISA ngày càng nổi bật, đặc biệt là ISA có tính tùy chỉnh và thuộc tính mã nguồn mở như RISC-V.
1.3 Vì sao nên chú ý đến RISC-V: mã nguồn mở, nhẹ, khả năng mở rộng
Trong số nhiều ISA, RISC-V đã nhanh chóng nổi lên trong những năm gần đây vì giải quyết được một số vấn đề tồn tại lâu dài:
-
Mã nguồn mở và không cần giấy phép: tránh rào cản bản quyền và rủi ro cấp phép, phù hợp với các dự án chuỗi mã nguồn mở và chồng công nghệ công cộng;
-
Tập lệnh gọn nhẹ, ngữ nghĩa rõ ràng: dễ dàng mô hình hóa, xác minh hình thức và chuyển đổi mạch;
-
Thiết kế mở rộng theo mô-đun: có thể chỉ chọn tập con tối thiểu (ví dụ RV32I) để xây dựng VM, hoặc mở rộng thêm SIMD, lệnh mã hóa, v.v.;
-
Sinh thái sôi động: các công cụ biên dịch như GCC/LLVM đã hỗ trợ đầy đủ, hệ điều hành, trình mô phỏng và khuôn khổ xác minh cũng dần hoàn thiện;
-
Trung lập toàn cầu: Quỹ hội đã rời khỏi Mỹ, được đón nhận rộng rãi bởi Trung Quốc, châu Âu và nhiều bên khác, thuận lợi cho việc xây dựng cơ sở tính toán chung quốc tế.
Đối với blockchain, RISC-V cung cấp một nền tảng thực thi dễ tiếp cận và kiểm soát cao, có thể vừa chạy hợp đồng trên chuỗi, vừa nhúng vào mạch để tạo bằng chứng zk, hoặc thực thi logic nhạy cảm trong phần cứng đáng tin cậy.
1.4 Mục tiêu và cấu trúc bài viết
Bài viết này sẽ tìm hiểu hệ thống tiềm năng ứng dụng của RISC-V trong lĩnh vực blockchain, đặc biệt là giá trị của nó trong kiến trúc máy ảo, thiết kế môi trường thực thi và tính toán có thể xác minh. Chúng tôi sẽ trình bày theo các phần sau:
-
Về RISC-V: Giới thiệu ngắn gọn các khái niệm cơ bản của RISC-V;
-
Lịch sử RISC-V: Từ gốc rễ học thuật đến ứng dụng công nghiệp, xem lại quá trình phát triển;
-
Giới thiệu tập lệnh RISC-V: Phân tích thiết kế mô-đun tập lệnh và các tập con liên quan đến VM;
-
Sinh thái và phát triển RISC-V: Khám phá hiện trạng hỗ trợ phần mềm/phần cứng và sinh thái cộng đồng;
-
Ứng dụng trong lĩnh vực máy ảo blockchain: Phân tích cách hoặc lý do các VM chính thống kết nối với RISC-V;
-
Ảnh hưởng của tập lệnh đến máy ảo: Phân tích từ các khía cạnh như độ phức tạp triển khai, hiệu suất, tạo mạch, v.v.;
-
Tác động hậu kỳ của kế hoạch Ethereum RISC-V: Giải thích các đề xuất trước đây về môi trường chạy Ethereum RISC-V;
-
Tổng kết và triển vọng: Tổng hợp các khả năng RISC-V làm nền tảng thực thi trên chuỗi tương lai.
Trong bối cảnh công nghệ tiến hóa nhanh chóng và chi phí đồng thuận ngày càng tăng, một kiến trúc thực thi mã nguồn mở, phổ quát và hướng tới tính toán có thể xác minh, có lẽ chính là "cơ sở hạ tầng mới" mà hệ thống blockchain đang rất cần. Liệu RISC-V có thể đảm nhiệm vai trò này? Bài viết sẽ lần lượt trình bày luận cứ.
Hai, Về RISC-V
Lõi cốt lõi của hệ thống tính toán hiện đại nằm ở việc Kiến trúc tập lệnh (ISA) định nghĩa giao thức tương tác giữa phần mềm và phần cứng như thế nào. RISC-V chính là một dự án kỹ thuật lớn nhằm thiết kế lại và chia sẻ mở tại cấp độ cốt lõi hệ thống này. Chương này sẽ đi sâu phân tích triết lý kỹ thuật của RISC-V, ưu điểm so với ISA truyền thống chủ lưu, và tầm quan trọng của danh tính "ISA mã nguồn mở" trong ngành công nghiệp.
2.1 Triết lý thiết kế RISC và ưu điểm của tập lệnh gọn nhẹ
RISC-V là đại diện tiêu biểu của hệ thống kiến trúc tập lệnh thu gọn (Reduced Instruction Set Computer, RISC). Tư tưởng thiết kế RISC bắt nguồn từ sự phản tỉnh đối với máy tính tập lệnh phức tạp (CISC) vào những năm 1980, giả thuyết cơ bản là: phần lớn chương trình chỉ sử dụng một lượng nhỏ lệnh đơn giản, các thao tác phức tạp có thể được hoàn thành nhờ tối ưu hóa trình biên dịch.
Các nguyên tắc cốt lõi của kiến trúc RISC bao gồm:
-
Lệnh độ dài cố định: đơn giản hóa logic giải mã và thực thi, nâng cao thông lượng lệnh;
-
Ưu tiên thanh ghi: phần lớn thao tác giới hạn giữa các thanh ghi, giảm thiểu truy cập bộ nhớ;
-
Ngữ nghĩa đơn giản, thực thi một chu kỳ: giảm độ phức tạp triển khai, thuận lợi cho pipeline và thực thi không tuần tự;
-
Thân thiện với trình biên dịch: giao phó việc kết hợp lệnh phức tạp cho trình biên dịch, nâng cao tính phổ quát của phần cứng.
RISC-V tiếp tục tinh thần RISC nêu trên, đồng thời nhấn mạnh thêm:
-
Thiết kế mô-đun: tập lệnh cơ bản (như RV32I) có thể sử dụng độc lập, các mở rộng nâng cao như dấu phẩy động, vector, lệnh nén có thể bổ sung theo nhu cầu;
-
Ngữ nghĩa đơn giản và có thể mô hình hóa hình thức: đặc biệt phù hợp để nhúng vào hệ thống xác minh hình thức hoặc mạch kiến thức không;
-
Phân chia rõ ràng giữa chế độ người dùng và chế độ đặc quyền: hỗ trợ xây dựng môi trường bảo mật đa cấp và hỗ trợ ảo hóa;
-
Khả năng nhất quán đa nền tảng mạnh: hành vi lệnh chuẩn hóa thống nhất, tránh gánh nặng lịch sử và các đặc tính chưa được tài liệu hóa.
Tóm lại, RISC-V đại diện cho một nỗ lực "tái thiết từ đầu" đối với tập lệnh, lấy trình biên dịch hiện đại, quy trình sản xuất phần cứng và nhu cầu hệ thống làm điểm khởi đầu, nhằm thiết kế một ISA mở, gọn gàng, có thể xác minh hơn.
2.2 So sánh chính với các tập lệnh như x86, ARM
RISC-V có hai đối thủ chính là hai kiến trúc chiếm ưu thế trên thị trường hiện nay: x86 và ARM. Chúng lần lượt thống trị thị trường máy tính để bàn/máy chủ và thị trường di động/nhúng.
Xét từ góc nhìn blockchain, RISC-V có những lợi thế tự nhiên sau:
-
Cấu trúc gọn nhẹ, thân thiện với mạch: rất phù hợp với các hệ thống như zkVM có nhu cầu mạnh về mô hình hóa thực thi;
-
Tự do cấp phép, không rào cản pháp lý: không lo tranh chấp bản quyền trong môi trường thực thi, phù hợp triển khai toàn cầu;
-
Khả năng tùy chỉnh cao: có thể chỉ dùng tập lệnh cực nhỏ như RV32I để xây dựng VM nhẹ;
-
Dễ triển khai: dù là tái tạo bộ xử lý bằng Verilog hay triển khai trình thông dịch trong phần mềm, đều khá đơn giản.
Độ phức tạp và tính đóng kín của x86 khiến nó không phù hợp để mô hình hóa vào môi trường trên chuỗi; ARM dù công nghệ tiên tiến nhưng giới hạn cấp phép nghiêm trọng, khó trở thành "tiêu chuẩn tính toán chung trên chuỗi". RISC-V nhờ tính mở, gọn gàng và linh hoạt, trở thành lựa chọn tiềm năng cho nền tảng thực thi trên chuỗi.
2.3 Ý nghĩa công nghiệp của ISA mã nguồn mở
Đặc điểm mang tính cách mạng nhất của RISC-V nằm ở danh tính "tập lệnh mở". Tương tự như làn sóng mã nguồn mở đã diễn ra trong các lĩnh vực như hệ điều hành, trình biên dịch, cơ sở dữ liệu, việc mở mã ISA đang thúc đẩy một đợt tái cấu trúc sinh thái phần cứng mới.
Ý nghĩa công nghiệp có thể được hiểu ở các cấp độ sau:
-
Tránh độc quyền, giảm门槛: các nhà sản xuất chip nhỏ và trung bình cùng các viện nghiên cứu quốc gia có thể phát triển bộ xử lý tương thích hợp pháp mà không cần trả phí cấp phép cao;
-
Thúc đẩy đổi mới và khác biệt hóa: cho phép doanh nghiệp cắt xén hoặc mở rộng ISA theo nhu cầu kinh doanh, tạo ra cạnh tranh khác biệt thay vì phụ thuộc vào sản phẩm tiêu chuẩn chung;
-
An toàn chuỗi cung ứng: đối với các quốc gia và doanh nghiệp quan tâm đến kiểm soát chủ động, RISC-V cung cấp một cơ sở phần mềm/phần cứng kiểm soát tốt hơn;
-
Thiết kế thống nhất phần mềm và mạch: ISA mã nguồn mở thuận lợi cho tối ưu phối hợp phần mềm/phần cứng, đặc biệt trong lĩnh vực tính toán hiệu suất cao và tính toán có thể xác minh;
-
Nền tảng hợp tác toàn cầu: Quỹ hội RISC-V International tập hợp cộng đồng học thuật, thương mại và mã nguồn mở, là cầu nối hợp tác xuyên ngành.
Trong lĩnh vực blockchain, lợi thế của kiến trúc mở này càng rõ rệt hơn. Máy ảo trên chuỗi cần độ minh bạch cao, có thể tùy chỉnh, có thể xác minh, trong khi kiến trúc đóng truyền thống khó đáp ứng các nhu cầu này. Sự xuất hiện của RISC-V cung cấp hỗ trợ nền tảng cho việc xây dựng "giao diện phần cứng đáng tin cậy trên chuỗi" và "lớp tính toán có thể chứng minh".
Chương này đã giới thiệu tư tưởng thiết kế đằng sau RISC-V, sự khác biệt với ISA chủ lưu và ảnh hưởng sâu sắc của danh tính mã nguồn mở. Sau khi hiểu rõ các đặc tính này, chúng ta sẽ tiếp tục khám phá lịch sử phát triển của RISC-V trong chương tiếp theo, tìm hiểu hành trình từ gốc rễ học thuật đến công nghiệp hóa toàn cầu, cung cấp nền tảng vững chắc hơn cho việc triển khai trong lĩnh vực blockchain.
Ba, Lịch sử RISC-V
Sự ra đời của RISC-V không phải là ngẫu nhiên, mà là kết quả tích lũy và suy ngẫm hàng thập kỷ trong phát triển kiến trúc máy tính. Nó bắt nguồn từ nghiên cứu học thuật, nhưng nhanh chóng tiến đến tiền tuyến ứng dụng công nghiệp. Trong các lĩnh vực mới nổi như blockchain, tính chất "có thể triển khai tự do, thiết kế có thể cắt xén" của RISC-V đang dần thể hiện ảnh hưởng sâu xa. Để hiểu rõ hơn tại sao nó phù hợp với máy ảo blockchain và tính toán đáng tin cậy, chúng ta cần bắt đầu từ nguồn gốc của nó.
3.1 Bối cảnh khởi nguồn tại Đại học California, Berkeley
Dự án RISC-V khởi nguồn sớm nhất vào năm 2010, do khoa Khoa học Máy tính của Đại học California, Berkeley (UC Berkeley) khởi xướng. Đây không phải là kiến trúc RISC đầu tiên—thực tế, khái niệm RISC (Tính toán tập lệnh thu gọn) vốn dĩ được các nhà nghiên cứu của Berkeley và Stanford cùng thúc đẩy vào đầu những năm 1980, mục tiêu lúc đó là nâng cao hiệu quả pipeline và giảm chi phí thực hiện bằng cách thu gọn lệnh. Các kiến trúc RISC nổi tiếng ban đầu bao gồm SPARC, MIPS và PowerPC.
Tuy nhiên, các kiến trúc sơ kỳ này dù được nghiên cứu rộng rãi trong giới học thuật, nhưng đều gặp phải vấn đề "giới hạn cấp phép", kiến trúc đóng kín và thất bại thương mại. Bước sang thế kỷ 21, kiến trúc bộ xử lý dần bị hai ông lớn ARM và x86 độc quyền, dẫn đến việc giới học thuật khó sử dụng một tập lệnh thật sự mở, hiện đại, có thể mở rộng trong giảng dạy và nghiên cứu.
RISC-V ra đời trong bối cảnh đó: nó được thiết kế từ đầu, mục tiêu là trở thành một ISA chung mở, mô-đun, duy trì lâu dài, vừa phù hợp giảng dạy, vừa phục vụ công nghiệp. Chữ "V" trong tên gọi đại diện cho "Thiết kế RISC thế hệ thứ năm của Berkeley".
3.2 Quỹ hội RISC-V và phong trào mã nguồn mở
Cùng với sự gia tăng hứng thú của giới học thuật với RISC-V, ngày càng nhiều phòng thí nghiệm, nhà nghiên cứu và kỹ sư bắt đầu tham gia phát triển công cụ và triển khai bộ xử lý liên quan. Để điều phối sự phát triển tiêu chuẩn và thúc đẩy công nghiệp hóa, Quỹ hội RISC-V (RISC-V Foundation) được thành lập chính thức vào năm 2015, ban đầu gồm Google, NVIDIA, Western Digital, IBM, SiFive, Berkeley, v.v.
Quỹ hội khẳng định rõ ràng rằng đặc tả kiến trúc RISC-V sẽ vĩnh viễn mở, không cần cấp phép, có thể triển khai tự do, điều này gây tiếng vang lớn trong thế giới thương mại. Nó trở thành cơ sở hạ tầng mã nguồn mở hiếm hoi trong lĩnh vực bộ xử lý, tương tự Linux, LLVM, OpenCL, cung cấp lựa chọn kiểm soát được và tránh bị khóa bản quyền cho doanh nghiệp.
Năm 2019, do lo ngại về chính sách kiểm soát xuất khẩu của Mỹ, Quỹ hội RISC-V chuyển trụ sở từ Mỹ sang Thụy Sĩ, thể hiện cam kết với tính trung lập và hợp tác mở toàn cầu. Hành động này cũng làm tăng thêm độ tin cậy và ảnh hưởng của nó trong cộng đồng quốc tế.
Làn sóng mã nguồn mở RISC-V cũng thúc đẩy lượng lớn nhân cốt lõi mã nguồn mở (như Rocket, BOOM, PicoRV, CV32E40P) và các dự án SoC (như OpenPiton, OpenTitan, CHIPS Alliance), bao gồm cả triển khai bộ xử lý từ vi điều khiển nhúng đến cấp trung tâm dữ liệu.
3.3 Tiến độ chuẩn hóa: từ cơ bản đến mô-đun mở rộng
Thiết kế đặc tả kiến trúc RISC-V rất chú trọng "bắt đầu tối thiểu" và "khả năng kết hợp", sự phát triển tiêu chuẩn xoay quanh các cấp độ sau:
-
Tập lệnh số nguyên cơ bản: RV32I và RV64I, bao gồm các lệnh cốt lõi như logic, số học, nhảy, tải/lưu trữ;
-
Mô-đun mở rộng tiêu chuẩn: M (nhân chia), A (thao tác nguyên tử), F/D (dấu phẩy động), C (nén), V (vector), v.v.;
-
Mở rộng lĩnh vực chuyên biệt: như T (thực thi đáng tin cậy), P (DSP xử lý tín hiệu), Zks (tăng tốc kiến thức không) đang được xây dựng;
-
Đặc tả cấp đặc quyền: bao gồm ba cấp Machine/Supervisor/User, hỗ trợ hệ điều hành và ảo hóa;
-
Gỡ lỗi và giao diện nhị phân: như giao thức gỡ lỗi, ABI, quy ước gọi hàm, v.v.
Cách thức chia ISA thành nhiều mô-đun độc lập, quản lý phiên bản riêng biệt và cho phép kết hợp linh hoạt này cung cấp độ tự do cao cho các hệ thống phần mềm/phần cứng khác nhau. Nhà phát triển có thể cắt xén chức năng cần thiết theo nền tảng mục tiêu, giảm đáng kể độ phức tạp thiết kế chip và thuận lợi cho sự tiến hóa phối hợp phần mềm/phần cứng.
Trong hệ thống blockchain, đặc biệt là trong kiến trúc VM bị giới hạn tài nguyên hoặc đường thực thi có thể kiểm toán, khả năng "chính xác kiểm soát năng lực hệ thống từ cấp độ lệnh" này trở nên cực kỳ quan trọng.
3.4 Việc áp dụng của doanh nghiệp và giới học thuật
Từ năm 2018, ứng dụng công nghiệp hóa RISC-V bước vào giai đoạn tăng trưởng nhanh chóng. Hiện đã có hàng trăm công ty và tổ chức sử dụng hoặc thử nghiệm kiến trúc RISC-V, bao gồm:
-
Các công ty khởi nghiệp bộ xử lý: như SiFive, Tenstorrent, Esperanto, StarFive, tập trung vào hiệu suất cao và tiêu thụ điện thấp;
-
Các công ty bán dẫn truyền thống: như Intel (đầu tư vào startup RISC-V), Qualcomm, Samsung, Microchip;
-
Lĩnh vực lưu trữ và nhúng: Western Digital tuyên bố phần lớn chip tương lai sẽ dựa trên RISC-V; dòng ESP32-C cũng chuyển sang RISC-V;
-
Hỗ trợ hệ điều hành và công cụ: Linux, Zephyr, FreeRTOS, Rust, GCC, LLVM, v.v. hỗ trợ đầy đủ;
-
Các trường đại học và viện nghiên cứu: MIT, Tsinghua, Zhejiang, ETH Zurich, IIT, v.v. sử dụng rộng rãi trong giảng dạy và thí nghiệm;
Đặc biệt tại Trung Quốc, RISC-V nhận được sự thúc đẩy mạnh mẽ từ chính sách quốc gia và chuỗi ngành, xuất hiện nhiều dự án liên quan như Alibaba Pingtouge, Viện Khoa học Trung Quốc, Zhongwei. Lợi thế kiến trúc mở được coi là lựa chọn chiến lược để thoát khỏi sự phụ thuộc vào IP nước ngoài.
Trong lĩnh vực blockchain, ngày càng nhiều nhóm cũng đang thử nghiệm xây dựng máy ảo hoặc môi trường thực thi trên chuỗi dựa trên RISC-V, ví dụ:
-
ZKWasm + RISC-V: biên dịch zkVM thành kiến trúc đích RISC-V, tận dụng tính kết hợp ISA để nén độ phức tạp mạch;
-
Ethereum EVM Object Format (EOF) và RISC-V: thảo luận chuyển đổi bytecode EVM thành IR RISC-V để nâng cao hiệu quả;
-
OpenZKP + RISC-V: nâng cao hiệu suất chứng minh và xác minh bằng cách nhúng đường dẫn biên dịch RISC-V vào mạch ZKP.
Tóm tắt
Lịch sử RISC-V là một hành trình từ mầm non học thuật đến cuộc cách mạng công nghiệp toàn cầu. Nó không chỉ là một thách thức đối với kiến trúc đóng cửa, mà còn là một chiến thắng của tư duy mã nguồn mở trong lĩnh vực nền tảng tính toán. Đối với hệ thống blockchain, RISC-V không chỉ là một kiến trúc bộ xử lý, nó có thể là nền tảng cơ bản cho tính toán đáng tin cậy, máy ảo mở, mô hình thực thi trên chuỗi trong tương lai.
Bốn, Giới thiệu tập lệnh RISC-V
RISC-V như một bộ kiến trúc tập lệnh mã nguồn mở (ISA), một trong những đặc điểm cốt lõi nhất là tính đơn giản và thiết kế mô-đun. Đặc điểm này không chỉ giúp nó nhanh chóng phổ biến trong giới học thuật và công nghiệp, mà còn mang lại tính linh hoạt và thích nghi tự nhiên, đặc biệt phù hợp với các tình huống tùy chỉnh cao, như máy ảo blockchain. Trong chương này, chúng ta sẽ giới thiệu hệ thống về thành phần tập lệnh RISC-V, mô-đun mở rộng, cơ chế tùy chỉnh và giá trị tiềm năng của nó đối với lĩnh vực blockchain.
4.1 Tập lệnh cơ bản (RV32I / RV64I)
Thiết kế RISC-V bắt đầu từ một cơ sở tối thiểu khả dụng, đó là RV32I và RV64I, tương ứng với tập lệnh cơ bản kiến trúc 32 bit và 64 bit. "I" đại diện cho Integer, tức là tập lệnh thao tác số nguyên, bao gồm các khối xây dựng cơ bản thực thi chương trình: phép toán số học, thao tác logic, rẽ nhánh điều kiện, truy cập bộ nhớ và nhảy.
RV32I chứa khoảng 47 lệnh cơ bản, các lệnh này sử dụng mã hóa độ dài cố định, thường là 32 bit, định dạng cố định này làm cho logic giải mã lệnh đơn giản, chi phí triển khai phần cứng thấp. Trong khi đó, RV64I mở rộng thêm hỗ trợ số nguyên 64 bit, phù hợp với các ứng dụng yêu cầu hiệu suất mạnh hơn và không gian địa chỉ bộ nhớ lớn hơn.
Mọi triển khai RISC-V đều phải hỗ trợ một tập con tối thiểu, tức là RV32I hoặc RV64I, điều này cung cấp điểm khởi đầu rõ ràng cho các nhà phát triển phần mềm/phần cứng.
4.2 Thiết kế mở rộng mô-đun
Khác với ISA đóng truyền thống, RISC-V sử dụng kiến trúc mô-đun, cho phép thêm các mô-đun chức năng khác nhau một cách chọn lọc lên trên tập lệnh cơ bản. Các mô-đun này được đặt tên bằng một chữ cái đơn và có thể kết hợp để tạo thành cấu hình tập lệnh hoàn chỉnh. Ví dụ, RV64IMAC đại diện cho một kiến trúc 64 bit hỗ trợ nhân chia số nguyên (M), thao tác nguyên tử (A) và lệnh nén (C).
Các mở rộng phổ biến bao gồm:
M Mở rộng (Nhân chia số nguyên)
M Mở rộng bổ sung hỗ trợ phần cứng cho phép nhân và chia, đặc biệt quan trọng đối với các phép toán số nguyên độ chính xác cao. Trong tình huống blockchain, như tính toán băm, thao tác số nguyên lớn, đều có thể hưởng lợi từ đây.
A Mở rộng (Thao tác nguyên tử)
A Mở rộng cung cấp lệnh đọc-thay-ghi nguyên tử, như LR/SC (Load-Reserved/Store-Conditional), là chìa khóa để thực hiện đồng bộ đa luồng và tính toán đồng thời. Đặc biệt quan trọng trong môi trường thực thi đa lõi trên chuỗi hoặc môi trường thực thi đáng tin cậy.
F / D Mở rộng (Tính toán dấu phẩy động)
F Mở rộng hỗ trợ tính toán dấu phẩy động độ chính xác đơn, D Mở rộng hỗ trợ độ chính xác kép. Các mở rộng này hiện ít được sử dụng trong máy ảo blockchain chủ lưu, nhưng có không gian ứng dụng tiềm năng trong mô phỏng mô hình kinh tế, tính toán khoa học trên chuỗi, v.v.
C Mở rộng (Lệnh nén)
C Mở rộng cho phép nén một phần lệnh 32 bit thành dạng 16 bit, nâng cao đáng kể mật độ mã. Điều này có ý nghĩa quan trọng đối với thiết bị nhúng, nút biên hoặc đầu cuối blockchain nút nhẹ nơi tài nguyên lưu trữ bị hạn chế.
V Mở rộng (Tính toán vector)
V Mở rộng cung cấp khả năng xử lý vector cho RISC-V, hỗ trợ thao tác dữ liệu song song quy mô lớn, là công cụ lý tưởng cho các nhiệm vụ tính toán cường độ cao như mật mã học, bằng chứng kiến thức không (ZKP). Tương tự SIMD, V Mở rộng có tiềm năng lớn trong hỗ trợ phép toán đường cong elliptic, băm song song, xử lý trước SNARK/ZK-STARK, v.v.
4.3 Hỗ trợ lệnh tùy chỉnh
Một đặc điểm quan trọng khác của RISC-V là tính mở và có thể mở rộng. Người dùng hoặc doanh nghiệp có thể thêm lệnh tùy chỉnh của riêng mình trong khi vẫn giữ tính tương thích với ISA tiêu chuẩn. Cơ chế này không chỉ thuận lợi cho tối ưu phần cứng chuyên dụng, mà còn rất phù hợp với các tình huống trong blockchain nơi có lời gọi thuật toán cụ thể tần suất cao, ví dụ:
-
Lệnh xác minh chữ ký BLS (bộ tăng tốc tùy chỉnh);
-
Lệnh băm SHA-256, Keccak;
-
Tập lệnh biên dịch trước cho mạch bằng chứng kiến thức không;
-
Tối ưu lệnh tính toán có thể chứng minh (proof-carrying code).
Thông qua cách này, nhà phát triển có thể thực hiện tăng tốc phối hợp phần mềm/phần cứng mà không làm hỏng sự thống nhất sinh thái.
4.4 Đặc tả tập lệnh và kiểm soát phiên bản
Đặc tả RISC-V do tổ chức quốc tế RISC-V xây dựng và duy trì, sử dụng cơ chế kiểm soát phiên bản mô-đun. Mỗi mô-đun mở rộng có số phiên bản độc lập riêng, giúp các nhà sản xuất và nhà phát triển khác nhau duy trì tính tương thích khi triển khai.
Phiên bản chủ lưu hiện tại là chuỗi 2.x, ví dụ RV64GC v2.2 (trong đó G biểu thị sự kết hợp tập lệnh chung, bao gồm IMAFD). Cấu trúc này không chỉ thuận lợi cho nâng cấp phiên bản, mà còn dễ dàng cắt xén cấu hình cho các tình huống ứng dụng khác nhau.
4.5 Công cụ và sinh thái gỡ lỗi
Nhờ sự phát triển sôi động của cộng đồng mã nguồn mở, RISC-V có hỗ trợ công cụ đầy đủ:
-
Trình biên dịch: GCC và LLVM/Clang hỗ trợ đầy đủ RISC-V;
-
Trình mô phỏng: Spike (mô hình tham chiếu ISA chính thức), QEMU (mô phỏng cấp người dùng và cấp hệ thống), Renode (mô phỏng phối hợp cấp phần cứng);
-
Công cụ gỡ lỗi: GDB hỗ trợ gỡ lỗi RISC-V, OpenOCD, v.v. cũng hỗ trợ giao diện gỡ lỗi JTAG;
-
Hỗ trợ ngôn ngữ: trình biên dịch Rust cũng đã hỗ trợ nền tảng RISC-V, thuận tiện để xây dựng môi trường thực thi an toàn, đáng tin cậy trên chuỗi.
Các công cụ này cùng nhau tạo thành cơ sở hạ tầng để xây dựng máy ảo blockchain RISC-V hoặc nền tảng phối hợp phần mềm/phần cứng.
Tóm tắt
Tập lệnh RISC-V với sự đơn giản, mô-đun, khả năng mở rộng và giấy phép mã nguồn mở đang dần thay đổi cục diện nền tảng tính toán底层. Đối với hệ thống blockchain theo đuổi cân bằng giữa an toàn, tính xác định, linh hoạt và hiệu suất, RISC-V cung cấp một khả năng hoàn toàn mới: chúng ta không chỉ có thể thiết kế tập lệnh tùy chỉnh cho một loại máy ảo nhất định, mà còn có thể làm sâu sắc sự tích hợp giữa phần cứng và hệ thống blockchain, thực hiện khám phá đổi mới mà không cần cấp phép. Có lẽ đây là một bước quan trọng trong sự tiến hóa mô hình tính toán blockchain.
Năm, Sinh thái và phát triển RISC-V
Sức sống của tập lệnh không chỉ phụ thuộc vào bản thân công nghệ, mà còn phụ thuộc vào hệ sinh thái được xây dựng xung quanh nó. RISC-V như một tập lệnh "trẻ", kể từ khi chính thức đề xuất vào năm 2010, đã nhanh chóng phát triển thành một hệ thống lớn mạnh trong vòng chưa đầy mười lăm năm. Chương này sẽ phân tích toàn diện hiện trạng sinh thái và phát triển của RISC-V từ bốn khía cạnh: triển khai chip, dây chuyền công cụ phát triển, hỗ trợ hệ điều hành và trình mô phỏng, và chính sách quốc tế.
5.1 Hiện trạng triển khai chip và SoC
Một trong những thành công lớn nhất của RISC-V nằm ở "tốc độ triển khai". So với x86 và ARM lâu đời nhưng đóng kín, RISC-V với đặc điểm mô-đun, mã nguồn mở, dễ triển khai, đã thu hút lượng lớn doanh nghiệp tham gia thiết kế bộ xử lý, thúc đẩy sự tiến hóa nhanh chóng từ SoC nhúng đến bộ xử lý chung.
Các nhà sản xuất tiêu biểu trong lĩnh vực chip và SoC hiện nay bao gồm:
-
SiFive (Hoa Kỳ): Được đồng sáng lập bởi Krste Asanović, một trong những người khởi xướng RISC-V, là công ty thương mại hóa RISC-V tiêu biểu nhất hiện nay. Đã ra mắt nhiều IP bộ xử lý 64 bit (như series U7, U8) và tham gia thiết kế nền tảng hiệu suất cao.
-
StarFive (Trung Quốc): Tập trung vào chip SoC mã nguồn mở và bo mạch (như series VisionFive), thúc đẩy phổ biến RISC-V trong các bo mạch phát triển nhúng nội địa và tình huống AI biên.
-
Alibaba T-Head (Trung Quốc): Ra mắt nhiều bộ xử lý loạt XuanTie, triển khai rộng rãi trong ứng dụng IoT và biên, đồng thời mở một phần triển khai IP, thúc đẩy sinh thái phát triển.
-
Andes, Codasip, GreenWaves, v.v.: Hoạt động tích cực trong các thị trường ngách như IoT, nhận dạng âm thanh, thị giác thông minh, thể hiện khả năng thích nghi linh hoạt của RISC-V.
Ngoài ra, các nhóm khởi nghiệp như Esperanto (tập trung vào bộ tăng tốc AI nghìn nhân), Tenstorrent, Vitesse, MetaX cũng xây dựng bộ xử lý hiệu suất cao thậm chí GPU dựa trên RISC-V. Mức độ sôi động như vậy cực kỳ hiếm thấy trong lịch sử x86 và ARM.
5.2 Dây chuyền công cụ phát triển: Hỗ trợ GCC, LLVM, QEMU, Rust
Sức sống của một ISA phụ thuộc rất lớn vào mức độ hoàn chỉnh của hỗ trợ dây chuyền công cụ. RISC-V đã đạt được tiến bộ đáng kể trong khía cạnh này:
-
Hỗ trợ GCC: Từ năm 2015, GCC chính thức bắt đầu hỗ trợ RISC-V, hiện đã bao phủ toàn bộ dòng lệnh RV32/RV64 và các mở rộng chủ lưu;
-
Hỗ trợ LLVM/Clang: Dưới sự thúc đẩy của Google, SiFive, v.v., hỗ trợ LLVM cho RISC-V liên tục được tăng cường, trở thành trình biên dịch ưu tiên cho hệ thống hiện đại và dự án blockchain;
-
Trình mô phỏng QEMU: Hỗ trợ mô phỏng trạng thái người dùng và trạng thái hệ thống RISC-V, có thể nhanh chóng xác minh chương trình hoặc hệ điều hành;
-
Hỗ trợ Rust: RISC-V đã chính thức được đưa vào backend trình biên dịch Rust, hỗ trợ chế độ no_std và phát triển nhúng, đồng thời cộng đồng sôi động đã duy trì nhiều crate HAL;
-
Hỗ trợ trình gỡ lỗi: Như GDB, OpenOCD, J-Link, v.v. đã được điều chỉnh rộng rãi cho RISC-V, hỗ trợ gỡ lỗi điểm dừng, giám sát thanh ghi, v.v.;
-
Hệ thống xây dựng và SDK: Bao gồm PlatformIO, Yocto, Zephyr SDK, v.v. đều đã hỗ trợ RISC-V, có thể trực tiếp xây dựng hệ thống nhúng hoặc hình ảnh tùy chỉnh.
Sự đầy đủ của các công cụ trên khiến nhà phát triển có thể tích hợp liền mạch RISC-V vào quy trình làm việc hiện có, điều này cực kỳ quan trọng đối với việc di chuyển máy ảo hệ thống blockchain hoặc dẫn dắt dự án WASM/zkVM trên chuỗi.
5.3 Hỗ trợ hệ điều hành và trình mô phỏng
Từ chạy trần đến hệ điều hành đầy đủ, RISC-V từng bước xây dựng hệ thống hỗ trợ môi trường hoạt động hoàn chỉnh:
-
Hệ thống Linux: Nhân chính thức hỗ trợ RISC-V từ năm 2018, hiện có thể xây dựng bản phát hành chung như Debian, Fedora, Arch Linux, v.v.;
-
RTOS nhúng: Bao gồm Zephyr, FreeRTOS, NuttX, RT-Thread, v.v. đều cung cấp phiên bản移植 RISC-V, được sử dụng rộng rãi trong thiết bị tiêu thụ điện thấp;
-
Công cụ mô phỏng và xác minh:
-
Spike: Trình mô phỏng tham chiếu vàng do UC Berkeley cung cấp, hỗ trợ trạng thái người dùng và trạng thái đặc quyền RV32/RV64;
-
FireSim: Nền tảng mô phỏng toàn hệ thống mã nguồn mở dựa trên FPGA, có thể chạy Linux và thực hiện kiểm tra hiệu suất vi kiến trúc;
-
Renode: Môi trường mô phỏng lập trình hỗ trợ nhiều kiến trúc, phù hợp để xây dựng mạng thử nghiệm blockchain ảo;
-
gem5: Đã hỗ trợ một phần RISC-V, phù hợp nghiên cứu kiến trúc hệ thống;
-
Verilator: Dùng để xác minh RTL, thích nghi với nhân mềm RISC-V như PicoRV, VexRiscv, v.v.
Các trình mô phỏng và hệ thống hỗ trợ này cung cấp nền tảng tốt cho phát triển máy ảo, logic xác minh trên chuỗi, và kiểm tra đa kiến trúc.
5.4 Quốc tế hóa và hỗ trợ chính sách RISC-V (đặc biệt là Trung Quốc)
Là một tiêu chuẩn mở, RISC-V nhận được sự quan tâm và hỗ trợ cao từ nhiều chính phủ và tổ chức ngành công nghiệp:
-
Tổ chức quốc tế RISC-V International: Đăng ký tại Thụy Sĩ, tập hợp hơn 300 thành viên, thúc đẩy tiến hóa tiêu chuẩn và hợp tác xuyên quốc gia;
-
Chiến lược RISC-V châu Âu: EU coi RISC-V là cốt lõi chiến lược "chủ quyền số", tài trợ nhiều dự án SoC mã nguồn mở hiệu suất cao;
-
DARPA và NASA Hoa Kỳ: Hỗ trợ nghiên cứu nền tảng chip có thể xác minh dựa trên RISC-V;
-
Định hướng chính sách và bố trí của Trung Quốc:
• Bộ Công nghiệp và Thông tin cùng chính quyền địa phương thúc đẩy "thay thế mã nguồn mở";
• Các trường đại học và viện nghiên cứu (như Viện Khoa học Trung Quốc, Tsinghua) tích cực tham gia xây dựng tiêu chuẩn RISC-V;
• Hàng chục doanh nghiệp nội địa (Alibaba, Zhongke Lanxun, Pingtouge, Zhaoyi Innovation, v.v.) liên tục đầu tư vào thiết kế chip và sinh thái IP;
• Các bo mạch phát triển nội địa (như VisionFive, Milk-V) thúc đẩy sự hình thành sinh thái nhà phát triển nội địa;
• Liên minh ngành công nghiệp RISC-V Trung Quốc (CRVA) đóng vai trò cầu nối thúc đẩy kết hợp công nghệ và thương mại.
Có thể nói, Trung Quốc đã trở thành trung tâm phát triển toàn cầu của RISC-V, đứng hàng đầu thế giới về số lượng và mức độ sôi động.
Chương này từ triển khai chip, độ trưởng thành dây chuyền công cụ, hỗ trợ hệ điều hành, đến động thái chính sách và công nghiệp toàn cầu, đã toàn diện thể hiện sự phồn thịnh sinh thái RISC-V. Đối với hệ thống blockchain, sự toàn vẹn sinh thái này có nghĩa là: máy ảo trên chuỗi có thể nhanh chóng triển khai nhờ sinh thái phần mềm/phần cứng hiện có, chứ không phải đơn độc chiến đấu từ "số 0 đến số 1".
Sáu, Ứng dụng trong lĩnh vực máy ảo blockchain
Máy ảo là cơ sở hạ tầng trong hệ thống blockchain hiện đại, vai trò của nó tương tự như môi trường thời gian chạy trong hệ điều hành truyền thống — chịu trách nhiệm thực thi hợp đồng thông minh, xử lý giao dịch do người dùng gửi, và đảm bảo tính có thể xác minh, xác định và an toàn của mã trên chuỗi. Việc lựa chọn và thiết kế máy ảo không chỉ quyết định trải nghiệm phát triển, mà còn ảnh hưởng sâu sắc đến hiệu quả thực thi và khả năng mở rộng của chuỗi.
Chương này sẽ tập trung vào nhu cầu của nền tảng blockchain đối với máy ảo, các kiến trúc máy ảo chủ lưu hiện nay, từ từ dẫn dắt đến vai trò mới của RISC-V trong lĩnh vực này, và phân tích cụ thể một số thực tiễn tiên phong tiêu biểu.
6.1 Yêu cầu của nền tảng blockchain đối với máy ảo
Khác với nền tảng tính toán truyền thống, máy ảo blockchain chạy trong môi trường thực thi phân tán, phi tin cậy, có thể kiểm toán. Bối cảnh này quyết định nhu cầu của blockchain đối với máy ảo có một số đặc điểm nổi bật sau:
-
Tính xác định (Determinism): Trên bất kỳ nút nào, đầu vào giống nhau phải tạo ra đầu ra giống nhau, đảm bảo nhất quán đồng thuận;
-
An toàn (Security): Có thể ngăn chặn hợp đồng độc hại lạm dụng tài nguyên hệ thống, tránh các phương tiện tấn công như tràn bộ đệm, vòng lặp vô hạn, v.v.;
-
Đo lường tài nguyên (Hệ thống Gas): Hỗ trợ đo lường tiêu thụ tài nguyên chi tiết, dùng để giới hạn thời gian thực thi, sử dụng bộ nhớ, v.v.;
-
Hiệu suất và khả năng mở rộng: Cần nâng cao hiệu quả thực thi càng nhiều càng tốt mà không hy sinh tính xác định, hỗ trợ logic nghiệp vụ phức tạp hơn;
-
Khả năng kiểm toán và xác minh: Hỗ trợ truy nguyên thực thi trên chuỗi hoặc ngoài chuỗi, thuận tiện cho kiểm toán và phân xử.
Thiết kế底层 của máy ảo (bao gồm tập lệnh nó sử dụng) trực tiếp quyết định chi phí thực hiện và giới hạn năng lực của các đặc điểm này.
6.2 Giới thiệu máy ảo chủ lưu hiện nay
Trong các nền tảng blockchain thực tế, các hệ thống máy ảo chủ lưu hiện nay bao gồm:
1.EVM (Máy ảo Ethereum)
• Máy ảo gốc của Ethereum, dựa trên kiến trúc ngăn xếp 256 bit;
• Ưu điểm: đơn giản, trưởng thành, sinh thái công cụ đầy đủ;
• Nhược điểm: hiệu suất kém, ngữ nghĩa lệnh không phù hợp với CPU hiện đại, bất lợi cho thực thi song song và tối ưu hóa.
2.WASM (WebAssembly)
• Do W3C đề xuất, ban đầu dùng cho trình duyệt, hiện nay trở thành lựa chọn mới cho nền tảng đa chuỗi;
• Đại diện nền tảng: Polkadot, NEAR, Cosmos (CosmWasm), v.v.;
• Ưu điểm: gần với phần cứng hiện đại, lệnh chi tiết, hiệu suất tốt;
• Nhược điểm: không được thiết kế riêng cho tình huống trên chuỗi, việc đo lường tài nguyên và cách ly sandbox cần triển khai thêm.
3.Move VM
• Ngôn ngữ định hướng tài nguyên và máy ảo của nó do Libra/Diem (hiện Aptos/Sui) đề xuất;
• Đặc điểm: dựa trên hệ thống kiểu tuyến tính, thực hiện tài nguyên không thể sao chép và chuyển an toàn;
• Hướng tới logic tài sản thông minh an toàn cao, nhưng vẫn cần tối ưu hóa thêm để thích nghi với môi trường thực thi trên chuỗi.
Ngoài ra, còn có BPF VM của Solana, FuelVM, zkVM, v.v., lần lượt tập trung vào tình huống hiệu suất cao hoặc bằng chứng kiến thức không. Nhưng một vấn đề chung của các máy ảo này là chúng phần lớn không thiết kế hoặc gắn bó trực tiếp với ISA phần cứng底层.
Điều này dẫn đến một câu hỏi mới: Nếu sử dụng trực tiếp một tập lệnh thực tế nhẹ, có thể xác minh để xây dựng máy ảo trên chuỗi, sẽ mang lại khả năng mới nào?
6.3 Vai trò của RISC-V trong máy ảo: nền tảng chủ hay kiến trúc khách?
Việc đưa RISC-V vào cung cấp hai điểm tiếp cận khác nhau nhưng bổ trợ lẫn nhau cho thiết kế kiến trúc máy ảo blockchain:
1.Làm nền tảng chủ (Host ISA)
• Tức là nút blockchain chạy trên bộ xử lý RISC-V (như RISC-V SBC), máy ảo tiếp tục sử dụng EVM/WASM;
• Lợi ích có thể dùng để triển khai nút nhẹ, thiết bị ví ngoại tuyến hoặc môi trường thực thi đáng tin cậy (TEE);
• Tình huống điển hình như ví phần cứng, thiết bị đầu cuối mạng chuỗi IoT, v.v.
2.Làm kiến trúc khách (Guest ISA)
• Sử dụng RISC-V làm ISA đích cho môi trường thực thi máy ảo, tức là hợp đồng thông minh được biên dịch thành lệnh RISC-V, chạy trên chuỗi;
• Thiết kế này có thể trực tiếp tái sử dụng dây chuyền trình biên dịch hiện có (như GCC, LLVM), đơn giản hóa triển khai hợp đồng đa ngôn ngữ;
• Thông qua việc giới hạn tập lệnh, đưa vào mô hình gas và cơ chế sandbox, thực hiện tính xác định và an toàn.
Loại sau đây chính là hướng đổi mới được chú ý nhất trong những năm gần đây, nó đưa "tập lệnh cấp phần cứng" vào môi trường thực thi ảo, làm mờ ranh giới giữa VM phần mềm và CPU thực tế.
6.4 Tiền lệ sử dụng RISC-V làm tập lệnh VM blockchain
Các dự án sau đây là đại diện hiện đang sử dụng RISC-V thực tế trong máy ảo blockchain hoặc mô hình thực thi trên chuỗi:
1.Cartesi
• Đột phá khi giới thiệu "máy ảo Linux RISC-V" làm môi trường thực thi hợp đồng thông minh;
• Nhà phát triển có thể sử dụng dây chuyền công cụ Linux chuẩn để viết hợp đồng, nâng cao đáng kể độ tự do lập trình;
• Triển khai VM dựa trên mô phỏng trạng thái người dùng RISC-V, kết hợp cơ chế xác minh trên chuỗi, đảm bảo tính xác định.
2.Sonic (do Fuel Labs đề xuất)
• Đề xuất xây dựng "máy ảo kiến thức không RISC-V" làm động cơ thực thi zk-rollup;
• Thông qua việc biên dịch logic hợp đồng thành lệnh RISC-V, sau đó tạo bằng chứng STARK, thực hiện thực thi ngoài chuỗi hiệu suất cao + xác minh trên chuỗi;
• Ưu điểm nằm ở độ gần gũi phần cứng, khả năng tương thích biên dịch đa ngôn ngữ và khả năng xác minh.
3.Polyjuice (Godwoken)
• Mặc dù không hoàn toàn dựa trên RISC-V, nhưng chạy trên底层 CKB-VM, thiết kế VM gốc chịu ảnh hưởng từ RISC-V;
• Cung cấp hỗ trợ tương thích EVM, kết hợp mô hình tài nguyên kiểu RISC-V, thực hiện tích hợp liền mạch với Nervos Layer1.
4.Golem
• Nền tảng tính toán phi tập trung, hỗ trợ nhiều kiến trúc chạy nhiệm vụ;
• Phiên bản mới cân nhắc sử dụng RISC-V làm ISA chuẩn thời gian chạy, nhằm nâng cao khả năng di động và tính nhẹ của nhiệm vụ;
• Đặc biệt phù hợp với thiết bị dị cấu (như thiết bị di động, thiết bị nhúng) tham gia nhiệm vụ tính toán.
Thống nhất của các dự án này là: các đặc tính mã nguồn mở, mô-đun và có thể xác minh mà RISC-V mang lại rất phù hợp với tình huống môi trường chạy trên chuỗi an toàn cao, giới hạn cao.
Sự xuất hiện của RISC-V trong máy ảo blockchain không phải là sự thay thế mù quáng cho kiến trúc truyền thống, mà là một cơ hội để suy nghĩ lại về "tính toán đáng tin cậy". Trong các chương tiếp theo, chúng tôi sẽ phân tích sâu hơn về cách tập lệnh RISC-V ảnh hưởng đến việc triển khai và hiệu suất máy ảo, đồng thời xem xét ý nghĩa chiến lược và khả năng tương lai của RISC-V từ góc nhìn Ethereum.
Bảy, Ảnh hưởng của tập lệnh đến máy ảo
Mô hình thực thi底层 của máy ảo không thể thiếu sự hỗ trợ của tập lệnh. Tập lệnh không chỉ quyết định hiệu quả chạy hợp đồng, mà còn ảnh hưởng sâu sắc đến độ phức tạp triển khai, khả năng mở rộng, an toàn thực thi và thậm chí là tính bền vững sinh thái của máy ảo. Trong blockchain, nơi cực kỳ nhạy cảm với tính xác định và quản lý tài nguyên, việc lựa chọn tập lệnh尤为关键。
Chương này sẽ thảo luận bốn khía cạnh cốt lõi, khám phá cách các loại tập lệnh khác nhau ảnh hưởng đến thiết kế và triển khai máy ảo, đồng thời đánh giá sâu hơn lợi thế độc đáo của RISC-V trong các khía cạnh này.
7.1 Độ khó triển khai: Tùy chỉnh so với kiến trúc chung
Trong thiết kế máy ảo, một cách làm là hoàn toàn tùy chỉnh tập lệnh, như EVM của Ethereum; cách khác là tái sử dụng ISA chung sẵn có, ví dụ như WASM, RISC-V.
Ưu và nhược điểm của tập lệnh tùy chỉnh:
•Ưu điểm: cấu trúc đơn giản, tùy chỉnh riêng cho tình huống blockchain (như thao tác từ 256 bit của EVM);
•Nhược điểm: không thể tái sử dụng trình biên dịch/công cụ hiện có, sinh thái đóng kín, chi phí duy trì cao;
•Khó gỡ lỗi: thiếu trình gỡ lỗi, trình mô phỏng và công cụ phân tích hiệu suất sẵn có.
Ưu điểm của ISA chung nằm ở:
• Có thể trực tiếp tái sử dụng dây chuyền công cụ trưởng thành (như LLVM, GCC, GDB, QEMU);
• Hỗ trợ đa ngôn ngữ trình biên dịch rộng rãi (C, C++, Rust, Go, Zig);
• Dễ dàng hơn trong việc đưa vào chiến lược sandbox tiêu chuẩn và cách ly cấp hệ điều hành.
RISC-V thuộc loại ISA chung mở, thiết kế cực kỳ đơn giản khiến nó phù hợp hơn x86/ARM truyền thống để nhúng vào hệ thống máy ảo, giảm độ khó triển khai và duy trì trong khi vẫn giữ dây chuyền công cụ trưởng thành.
7.2 Hiệu suất: Tăng tốc thực thi so với độ phức tạp giải mã
Cấu trúc tập lệnh quyết định hiệu quả giải mã và thực thi, từ đó ảnh hưởng đến hiệu suất chạy toàn bộ VM.
• EVM do được thiết kế là máy ngăn xếp bytecode, mô hình thực thi đơn giản nhưng khó tối ưu, bộ xử lý hiện đại khó thực thi hiệu quả thao tác ngăn xếp 256 bit của nó;
• WASM gần với kiến trúc thanh ghi hơn, có thể tận dụng tối đa pipeline và lệnh SIMD của CPU hiện đại, hiệu suất thực thi cao;
• RISC-V từ đầu thiết kế nhấn mạnh thân thiện pipeline và đường giải mã chi phí thấp, lệnh độ dài cố định (phần lớn 32 bit) dễ dàng phân tích nhanh, dịch hoặc biên dịch JIT, phù hợp tình huống hiệu suất cao;
• Nếu trực tiếp biên dịch hợp đồng thành lệnh RISC-V, có thể nâng cao đáng kể hiệu suất thực thi, và cho phép sử dụng tăng tốc phần cứng gốc (như FPGA/ASIC).
Hơn nữa, các mở rộng tùy chọn của RISC-V (như lệnh vector, lệnh nén) cho phép nâng cao hiệu suất thêm nữa trong khi vẫn đảm bảo tính tương thích.
7.3 Khả năng mở rộng: Sự giúp đỡ của tập lệnh mô-đun đối với việc hỗ trợ tính năng mới
Một vấn đề quan trọng khác của kiến trúc máy ảo là khả năng mở rộng — liệu có thể hỗ trợ vô đau các ngôn ngữ mới, hệ thống kiểu mới hoặc mô hình tài nguyên mới trong tương lai.
Một trong những lợi thế cốt lõi của RISC-V là thiết kế mô-đun, ngoài tập lệnh cơ bản (RV32I/RV64I), cho phép mở rộng chuẩn hóa (như mở rộng M/A/F/D/V) hoặc lệnh tùy chỉnh:
• Nền tảng blockchain có thể xây dựng VM cực kỳ đơn giản dựa trên RV32I, chỉ kích hoạt lệnh cần thiết, giảm diện tích tấn công;
• Đối với tình huống cụ thể (như zkVM, tính toán AI), có thể đưa vào mở rộng vector phần cứng hoặc lệnh số học tùy chỉnh, tạo thành VM chuyên biệt;
• Việc sử dụng lệnh tùy chỉnh kết hợp cơ chế gas vẫn có thể duy trì khả năng đo lường tài nguyên và tính xác định.
So với EVM/WASM, việc mở rộng của chúng phụ thuộc nhiều hơn vào việc cải tạo hoặc chuyển đổi phiên bản ở tầng bytecode, chi phí cao, tính tương thích yếu.
7.4 An toàn và khả năng xác minh: Thực thi xác định và chiến lược sandboxing
An toàn là ưu tiên hàng đầu trong VM blockchain, và điều này cũng liên quan chặt chẽ đến đặc tính của tập lệnh.
Tính xác định: Blockchain yêu cầu bất kỳ nút nào với đầu vào giống nhau đều thu được đầu ra nhất quán, bất kỳ hành vi nào phụ thuộc vào nền tảng, thời gian hoặc trạng thái phần cứng đều có thể phá vỡ đồng thuận.
• Về bản chất EVM là xác định, nhưng sau khi bị giới hạn bởi nền tảng (JIT, dấu phẩy động, lời gọi thời gian) thường gây ra rủi ro không xác định;
• WASM trong thiết kế gốc cho phép hành vi không xác định (như biểu diễn NaN, luồng), cần giới hạn thêm;
• RISC-V nếu làm ISA thực thi hợp đồng, có thể giới hạn rõ ràng tập lệnh dấu phẩy động/hệ thống, buộc chạy trong sandbox, tự nhiên có khả năng kiểm soát tính xác định.
Cách ly sandbox và xác minh hình thức:
• Đặc tả RISC-V minh bạch, tính đơn giản cao, dễ dàng mô hình hóa hình thức và xác minh đường thực thi;
Chào mừng tham gia cộng đồng chính thức TechFlow
Nhóm Telegram:https://t.me/TechFlowDaily
Tài khoản Twitter chính thức:https://x.com/TechFlowPost
Tài khoản Twitter tiếng Anh:https://x.com/BlockFlow_News
