EVM en RISC-V ? Parlons de l'histoire et des applications de RISC-V dans le domaine Web3

2025.05.29

Partager vers

TechFlow SélectionTechFlow Sélection

EVM en RISC-V ? Parlons de l'histoire et des applications de RISC-V dans le domaine Web3

L'introduction de RISC-V, bien qu'elle soit confrontée à des défis tels que la compatibilité avec l'écosystème existant ou l'équilibre entre performance et sécurité, ouvre des possibilités infinies pour les technologies blockchain futures.

2025.05.29 - 08:06:48

RISC-VEVM

Dédié à des analyses Web3 approfondies

1. Introduction

En tant que nouvelle plateforme informatique distribuée, la blockchain repose non seulement sur des structures de données ou des algorithmes cryptographiques, mais constitue aussi une révolution dans l'environnement d'exécution. De l'exécution des contrats intelligents à la validation inter-chaînes, des applications décentralisées (DApp) à la génération de preuves à connaissance nulle (ZKP), chaque action en chaîne doit finalement être interprétée et exécutée par une forme de machine virtuelle (Virtual Machine, VM). Et sous-jacente à cette machine virtuelle se trouve une composante souvent négligée mais extrêmement critique : l'architecture du jeu d'instructions matérielles (Instruction Set Architecture, ISA).

Dans les systèmes traditionnels de blockchain, on considère habituellement que « la machine virtuelle est un problème logiciel », lié uniquement aux langages de programmation et aux environnements d'exécution. La EVM d'Ethereum est une machine virtuelle à pile spécialement conçue pour les contrats intelligents, tandis que Polkadot et Near utilisent WebAssembly (WASM) comme standard d'exécution. Cependant, avec l'évolution de la blockchain vers des performances plus élevées, une meilleure vérifiabilité et une personnalisation accrue, une tendance incontournable émerge : l'ISA matérielle devient progressivement un élément fondamental dans la conception des modèles d'exécution en chaîne.

1.1 Relation entre la blockchain et le jeu d'instructions matérielles

Dans les systèmes d'exploitation classiques, le jeu d'instructions sert de pont entre le système d'exploitation et le matériel, en abstrayant les opérations que le processeur peut effectuer. Dans les systèmes blockchain, en raison de leurs caractéristiques de « calcul vérifiable » et de « déterminisme multiplateforme », le comportement de la machine virtuelle doit non seulement être correct, mais également prouvable et reproductible. Cette exigence pousse indirectement à ce que la sémantique des instructions de la VM soit claire, simple et déterministe — des traits qui font partie intégrante de la philosophie initiale de conception des architectures RISC.

Plus important encore, dans des contextes tels que les preuves à connaissance nulle (ZKP), les environnements d'exécution fiables (TEE) ou les preuves hors chaîne (Off-chain Proof), le jeu d'instructions doit souvent être « modélisé dans le circuit de preuve », ce qui fait de la vérifiabilité, de la simplicité structurelle, de la standardisation et du caractère open source de l'ISA des propriétés critiques. Une ISA fermée, complexe et floue ne convient pas comme base durable pour une VM en chaîne.

1.2 Rôle de la machine virtuelle dans la blockchain

Dans les systèmes blockchain, le rôle de la machine virtuelle peut être compris comme celui d’un « CPU du monde décentralisé ». Que ce soient les contrats déployés sur le réseau principal d’Ethereum ou les zkVM, MoveVM exécutés sur Rollup ou AppChain, ils partagent tous une question commune : comment garantir qu'un même résultat d'exécution de code soit obtenu dans un système à consensus global ?

Les principales solutions de machines virtuelles incluent :

EVM (Ethereum Virtual Machine) : VM à pile spécifiquement conçue pour Ethereum, simple à manipuler et dont l’exécution est traçable ;
WASM (WebAssembly) : standard de VM universel et haute performance, porté par les navigateurs et désormais adopté par plusieurs blockchains ;
Move VM : issue du projet Libra, elle met l'accent sur le contrôle des ressources et la vérification formelle ;
zkVM / RISC-V VM : modélise l'exécution sous forme de circuits zk ou de modèle d'exécution ISA afin de générer efficacement des preuves à connaissance nulle ;
Solana BPF VM : VM sécurisée basée sur l'extension de Berkeley Packet Filter.

Bien que ces machines virtuelles diffèrent architecturalement, elles rencontrent toutes le même défi : comment concilier performance, vérifiabilité et cohérence multiplateforme en chaîne ? Sur ce point, le rôle de l’ISA devient de plus en plus évident, notamment avec des architectures modulaires et open source comme RISC-V.

1.3 Pourquoi s'intéresser à RISC-V : open source, légèreté, extensibilité

Parmi les nombreuses ISAs, RISC-V a connu une montée fulgurante ces dernières années car il résout plusieurs problèmes persistants :

Open source et sans licence : évite les barrières de brevets et les risques liés aux licences, idéal pour les projets open source et les piles technologiques publiques ;
Instructions simplifiées, sémantique claire : facilité de modélisation, de vérification formelle et de conversion en circuits ;
Conception modulaire et extensible : permet d’utiliser uniquement un sous-ensemble minimal (ex. RV32I) pour construire une VM légère, ou d’étendre avec des instructions SIMD, Crypto, etc. ;
Écosystème dynamique : les chaînes d'outils compilateurs telles que GCC/LLVM sont entièrement compatibles, les systèmes d'exploitation, simulateurs et cadres de vérification s'améliorent continuellement ;
Neutre au niveau mondial : le siège de la fondation a été transféré des États-Unis, ce qui est bien accueilli par la Chine, l'Europe et d'autres régions, favorisant ainsi une base informatique universelle internationale.

Pour la blockchain, RISC-V offre une plateforme d'exécution accessible et hautement contrôlable, capable non seulement d'exécuter des contrats en chaîne, mais aussi d'intégrer des circuits pour générer des preuves zk ou d'exécuter une logique sensible dans du matériel fiable.

1.4 Objectifs et structure de cet article

Cet article explorera systématiquement le potentiel d'application de RISC-V dans le domaine de la blockchain, notamment sa valeur dans les architectures de machines virtuelles, la conception d'environnements d'exécution et le calcul vérifiable. Nous aborderons les points suivants :

À propos de RISC-V : présentation succincte des concepts de base ;
Histoire de RISC-V : retour sur son évolution depuis ses origines académiques jusqu'à son application industrielle ;
Introduction au jeu d'instructions RISC-V : analyse de sa conception modulaire et des sous-ensembles pertinents pour la VM ;
Écosystème et développement de RISC-V : état actuel du support logiciel/hardware et de l’écosystème communautaire ;
Applications dans le domaine des machines virtuelles blockchain : analyse de la manière ou des raisons pour lesquelles les principales VM s'intègrent à RISC-V ;
Influence du jeu d'instructions sur la VM : analyse selon la complexité d'implémentation, la performance, la génération de circuits, etc. ;
Impact futur du projet RISC-V d’Ethereum : interprétation de la proposition antérieure d’environnement d’exécution RISC-V pour Ethereum ;
Conclusion et perspectives : synthèse des voies possibles de RISC-V en tant que future plateforme d’exécution en chaîne.

Alors que la technologie évolue rapidement et que le coût du consensus augmente, une architecture d’exécution open source, universelle et orientée vers le calcul vérifiable pourrait bien être la « nouvelle infrastructure » dont les systèmes blockchain ont désespérément besoin. Peut-être que RISC-V est appelé à jouer ce rôle – nous développerons progressivement cet argument tout au long de cet article.

2. À propos de RISC-V

Le cœur des systèmes informatiques modernes réside dans la manière dont l'architecture du jeu d'instructions (ISA) définit le protocole d'interaction entre logiciel et matériel. RISC-V représente justement une refonte majeure et un partage ouvert à ce niveau fondamental. Ce chapitre approfondira les principes techniques de RISC-V, ses avantages comparatifs face aux ISAs traditionnelles dominantes, ainsi que l'importance stratégique de son statut d'« ISA open source » au niveau industriel.

2.1 Philosophie RISC et avantages des jeux d'instructions simplifiés

RISC-V est l’un des représentants emblématiques de l’architecture RISC (Reduced Instruction Set Computer). La philosophie RISC remonte aux réflexions menées dans les années 1980 contre les ordinateurs CISC (Complex Instruction Set Computer), reposant sur l'hypothèse suivante : la majorité des programmes n'utilisent qu'un petit nombre d'instructions simples, les opérations complexes pouvant être optimisées par le compilateur.

Les principes fondateurs de l'architecture RISC incluent :

Instructions à longueur fixe : simplifie le décodage et la logique d'exécution, améliore le débit d'instructions ;
Priorité aux registres : la plupart des opérations sont limitées aux registres, l'accès mémoire étant minimisé ;
Sémantique simple, exécution en un cycle : réduit la complexité d'implémentation, favorable au pipeline et à l'exécution hors ordre ;
Convivialité pour le compilateur : délègue la composition des instructions complexes au compilateur, augmentant la polyvalence du matériel.

RISC-V perpétue cet esprit RISC et va plus loin en insistant sur :

Conception modulaire : le jeu d'instructions de base (ex. RV32I) peut être utilisé indépendamment, des extensions avancées comme virgule flottante, vectorielles ou compressées peuvent être ajoutées selon les besoins ;
Sémantique simple et modélisable formellement : particulièrement adapté à l'intégration dans des systèmes de vérification formelle ou des circuits zk ;
Classement clair entre mode utilisateur et mode privilégié : facilite la construction d'environnements sécurisés multicouches et le support de la virtualisation ;
Forte cohérence multiplateforme : comportement normalisé des instructions, évitant les fardeaux historiques et les fonctionnalités non documentées.

En résumé, RISC-V incarne une tentative de reconstruire un jeu d'instructions « à partir de zéro », conçu selon les besoins modernes des compilateurs, des procédés matériels et des systèmes, pour aboutir à une ISA plus ouverte, simple et vérifiable.

2.2 Comparaison principale avec les jeux d'instructions x86 et ARM

Les principaux concurrents de RISC-V sont les deux architectures dominantes sur le marché actuel : x86 et ARM, qui règnent respectivement sur les marchés du bureau/serveur et mobile/embarqué.

Depuis la perspective blockchain, RISC-V présente plusieurs avantages naturels :

Structure simple, compatible avec les circuits : très adapté aux systèmes nécessitant une forte modélisation d'exécution, comme les zkVM ;
Liberté de licence, sans obstacles juridiques : aucune inquiétude concernant les litiges de brevets dans l'environnement d'exécution, idéal pour un déploiement mondial ;
Grande capacité de découpage : possibilité d'utiliser uniquement un jeu d'instructions minimal comme RV32I pour créer une VM légère ;
Mise en œuvre facile : que ce soit pour recréer un processeur en Verilog ou implémenter un interpréteur logiciel, c'est relativement simple.

La complexité et la fermeture de x86 le rendent inadapté à une modélisation dans un environnement en chaîne ; ARM, bien que technologiquement avancé, souffre de restrictions sévères de licence, ce qui l'empêche d'être une « norme universelle de calcul en chaîne ». En revanche, grâce à son ouverture, sa simplicité et son adaptabilité, RISC-V devient une option prometteuse pour une plateforme d’exécution en chaîne.

2.3 Signification industrielle d'une ISA open source

La caractéristique la plus révolutionnaire de RISC-V est son statut d'« ISA ouvert ». Comme cela a déjà eu lieu dans des domaines tels que les systèmes d'exploitation, les compilateurs ou les bases de données, l'ouverture de l'ISA déclenche une nouvelle vague de restructuration de l'écosystème matériel.

Son importance industrielle peut être comprise à plusieurs niveaux :

Éviter le monopole, réduire les barrières d'entrée : les petits fabricants de puces et institutions nationales peuvent légalement concevoir des processeurs compatibles sans payer de frais de licence élevés ;
Stimuler l'innovation et la différenciation : permet aux entreprises d'adapter ou d'étendre l'ISA selon leurs besoins métiers, créant ainsi une concurrence différenciée plutôt que de dépendre de produits standards ;
Sécurité de la chaîne d'approvisionnement : pour les pays et entreprises soucieux d'autonomie, RISC-V fournit une base logicielle/matérielle plus contrôlable ;
Conception unifiée logiciel/circuit : une ISA open source favorise l'optimisation conjointe logiciel/matériel, notamment dans les domaines du calcul haute performance et du calcul vérifiable ;
Plateforme de collaboration mondiale : la fondation RISC-V International rassemble des communautés académiques, commerciales et open source, servant de pont interdisciplinaire.

Dans le domaine de la blockchain, les avantages de cette architecture ouverte sont encore plus manifestes. Les machines virtuelles en chaîne exigent transparence, personnalisation et vérifiabilité, conditions difficiles à remplir avec des architectures fermées traditionnelles. L’apparition de RISC-V apporte un soutien fondamental à la création d’une « interface matérielle fiable en chaîne » et d’une « couche de calcul prouvable ».

Ce chapitre a présenté la philosophie derrière RISC-V, ses différences avec les ISAs dominantes et l’impact profond de son statut open source. Ayant compris ces caractéristiques, nous retracerons dans le prochain chapitre l’histoire de RISC-V, depuis ses origines académiques jusqu’à son industrialisation mondiale, afin de mieux comprendre son ancrage dans le domaine de la blockchain.

3. Histoire de RISC-V

La naissance de RISC-V n’est pas fortuite, mais le fruit de décennies de recherche et de réflexion en architecture informatique. Issue du milieu académique, elle s’est rapidement imposée en première ligne de l’application industrielle. Dans des domaines émergents comme la blockchain, la capacité de RISC-V à être « librement implémentée et conçue de façon modulaire » commence à avoir un impact profond. Pour mieux comprendre pourquoi elle convient aux machines virtuelles blockchain et au calcul fiable, revenons à ses origines.

3.1 Origines à l'Université de Californie à Berkeley

Le projet RISC-V a vu le jour en 2010, initié par le département d’informatique de l’Université de Californie à Berkeley (UC Berkeley). Il n’a pas été le premier à adopter l’architecture RISC — en effet, le concept même de RISC a été développé conjointement par des chercheurs de Berkeley et Stanford au début des années 1980, visant à améliorer l’efficacité du pipeline et réduire les coûts d’implémentation via des instructions simplifiées. Parmi les premières architectures RISC célèbres figurent SPARC, MIPS et PowerPC.

Cependant, malgré leur large étude académique, ces architectures précoces ont généralement rencontré des problèmes de « restrictions de licence », de fermeture architecturale et d’échecs commerciaux. Au XXIe siècle, l’architecture processeur s’est progressivement concentrée entre les mains de deux géants, ARM et x86, laissant le monde académique privé d’un jeu d’instructions vraiment ouvert, moderne et extensible pour l’enseignement et la recherche.

C’est dans ce contexte que RISC-V est né : conçu dès le départ comme une ISA ouverte, modulaire et maintenue à long terme, utile à la fois pour l’enseignement et l’industrie. La lettre « V » dans son nom signifie « cinquième génération de conception RISC de Berkeley ».

3.2 Fondation RISC-V et mouvement open source

Avec la montée croissante de l’intérêt académique pour RISC-V, de plus en plus de laboratoires, chercheurs et ingénieurs ont commencé à développer des chaînes d’outils et des implémentations de processeurs. Afin de coordonner l’évolution des standards et de promouvoir l’industrialisation, la Fondation RISC-V (RISC-V Foundation) a été officiellement créée en 2015, avec des membres fondateurs incluant Google, NVIDIA, Western Digital, IBM, SiFive et Berkeley.

La fondation a clairement établi que les spécifications d’architecture RISC-V seraient définitivement ouvertes, sans licence requise et librement implémentables, ce qui a suscité un grand intérêt dans le monde commercial. Elle est devenue une rare « infrastructure open source » dans le domaine des processeurs, similaire à Linux, LLVM ou OpenCL, offrant aux entreprises une alternative contrôlable et exempte de verrouillage par brevet.

En 2019, en raison de préoccupations liées aux politiques américaines de contrôle des exportations, la Fondation RISC-V a déménagé son siège des États-Unis vers la Suisse, illustrant son engagement envers la neutralité et la coopération ouverte mondiale. Ce geste a renforcé davantage sa crédibilité et son influence internationales.

Le mouvement open source autour de RISC-V a également entraîné une vague de noyaux open source (comme Rocket, BOOM, PicoRV, CV32E40P) et de projets SoC (comme OpenPiton, OpenTitan, CHIPS Alliance), allant des microcontrôleurs embarqués aux processeurs de centre de données.

3.3 Progrès de la standardisation : du noyau aux modules d’extension

La conception des spécifications d’architecture RISC-V accorde une grande importance au « minimum nécessaire » et à la « combinaison ». Son évolution suit plusieurs niveaux :

Jeu d'instructions entier de base : RV32I et RV64I, comprenant des instructions essentielles comme logique, arithmétique, sauts, chargement/enregistrement ;
Modules d'extension standard : M (multiplication/division), A (opérations atomiques), F/D (virgule flottante), C (compression), V (vectoriel), etc. ;
Extensions sectorielles : T (exécution fiable), P (DSP), Zks (accélération zk), en cours de développement ;
Spécifications de privilège : définissant trois niveaux Machine/Superviseur/Utilisateur, supportant OS et virtualisation ;
Débogage et interfaces binaires : protocoles de débogage, ABI, conventions d'appel de fonctions, etc.

Cette approche consistant à diviser l’ISA en modules indépendants, chacun versionné séparément et combinable librement, offre une grande liberté aux systèmes logiciels et matériels. Les développeurs peuvent adapter les fonctionnalités selon la plateforme cible, réduisant fortement la complexité de conception des puces et favorisant l’évolution conjointe logiciel/matériel.

Dans les systèmes blockchain, notamment dans les architectures VM à ressources limitées ou à chemins d’exécution auditables, cette capacité à contrôler précisément les capacités du système au niveau des instructions est particulièrement cruciale.

3.4 Adoption par les entreprises et le milieu académique

Depuis 2018, l’application industrielle de RISC-V entre dans une phase de croissance rapide. Actuellement, des centaines d’entreprises et institutions adoptent ou testent RISC-V, notamment :

Startups processeurs : SiFive, Tenstorrent, Esperanto, StarFive, axées sur hautes performances et faible consommation ;
Entreprises semi-conducteurs traditionnelles : Intel (investissement dans des startups RISC-V), Qualcomm, Samsung, Microchip ;
Secteur stockage et embarqué : Western Digital annonce que la majorité de ses futures puces seront basées sur RISC-V ; la série ESP32-C passe aussi à RISC-V ;
Support OS et chaînes d'outils : Linux, Zephyr, FreeRTOS, Rust, GCC, LLVM pleinement compatibles ;
Universités et instituts de recherche : MIT, Tsinghua, Zhejiang University, ETH Zurich, IIT, largement utilisés pour enseignement et expérimentation.

En Chine particulièrement, RISC-V bénéficie d’un fort soutien politique et industriel, donnant naissance à des projets comme Alibaba T-Head, l’Académie des sciences de Chine, Zhongwei. Son ouverture est perçue comme un choix stratégique pour sortir de la dépendance aux IP étrangères.

Dans le domaine blockchain, de plus en plus d’équipes tentent de construire des machines virtuelles ou des environnements d’exécution en chaîne basés sur RISC-V, par exemple :

ZKWasm + RISC-V : compilation de zkVM vers l’architecture cible RISC-V, exploitant la combinatoire de l’ISA pour réduire la complexité du circuit ;
EVM Object Format (EOF) d’Ethereum + RISC-V : discussion sur la conversion du bytecode EVM vers l’IR RISC-V pour améliorer l’efficacité ;
OpenZKP + RISC-V : intégration du chemin de compilation RISC-V dans des circuits ZKP pour améliorer la performance de preuve et vérification.

Résumé

L’histoire de RISC-V est celle d’un parcours allant de la germination académique à la révolution industrielle mondiale. Ce n’est pas seulement un défi aux architectures fermées, mais une victoire de la pensée open source dans le domaine des plateformes informatiques. Pour les systèmes blockchain, RISC-V n’est pas seulement une architecture processeur, mais peut-être la pierre angulaire d’un futur calcul fiable, de machines virtuelles ouvertes et de modèles d’exécution en chaîne.

4. Présentation du jeu d'instructions RISC-V

En tant qu’architecture de jeu d’instructions (ISA) open source, l’une des caractéristiques centrales de RISC-V est sa simplicité et sa conception modulaire. Cette particularité explique non seulement sa popularité rapide dans les milieux académique et industriel, mais lui confère également une flexibilité et une adaptabilité naturelles, particulièrement adaptées aux scénarios hautement personnalisés comme les machines virtuelles blockchain. Ce chapitre présente systématiquement la composition du jeu d’instructions RISC-V, ses modules d’extension, ses mécanismes de personnalisation et sa valeur potentielle pour la blockchain.

4.1 Jeu d'instructions de base (RV32I / RV64I)

La conception de RISC-V démarre d’un noyau minimal utilisable, appelé RV32I et RV64I, correspondant respectivement aux architectures entières 32 bits et 64 bits. « I » signifie Integer (entier), désignant le jeu d’instructions d’opérations entières, comprenant les briques fondamentales de l’exécution : opérations arithmétiques, logiques, branches conditionnelles, accès mémoire et sauts.

RV32I contient environ 47 instructions de base, codées en longueur fixe, généralement 32 bits. Ce format fixe simplifie la logique de décodage et réduit les coûts d’implémentation matérielle. RV64I étend ce jeu avec le support des entiers 64 bits, adapté aux cas d’usage nécessitant plus de performance et un espace d’adressage mémoire plus grand.

Toute implémentation RISC-V doit supporter un sous-ensemble minimal, soit RV32I soit RV64I, offrant ainsi un point de départ clair aux développeurs logiciels et matériels.

4.2 Conception modulaire par extension

Contrairement aux ISAs fermées traditionnelles, RISC-V adopte une architecture modulaire, permettant d’ajouter sélectivement divers modules fonctionnels au-dessus du jeu de base. Ces modules sont nommés par une seule lettre et peuvent être combinés pour former une configuration complète. Par exemple, RV64IMAC désigne une architecture 64 bits supportant multiplication/division (M), opérations atomiques (A) et instructions compressées (C).

Extensions courantes :

Extension M (multiplication et division entières)

L’extension M ajoute un support matériel pour la multiplication et la division, particulièrement utile pour les calculs d’entiers multiprécision. En blockchain, elle est bénéfique pour le hachage ou les opérations sur grands entiers.

Extension A (opérations atomiques)

L’extension A fournit des instructions atomiques lecture-modification-écriture, comme LR/SC (Load-Reserved/Store-Conditional), essentielles pour la synchronisation multithread et le calcul concurrent. Crucial dans les environnements d’exécution multicœurs ou TEE en chaîne.

Extensions F / D (calcul en virgule flottante)

L’extension F supporte le calcul simple précision, D la double précision. Bien que peu utilisées actuellement dans les VM blockchain, elles ont un potentiel dans la simulation de modèles économiques ou le calcul scientifique en chaîne.

Extension C (instructions compressées)

L’extension C permet de compresser certaines instructions 32 bits en format 16 bits, améliorant nettement la densité du code. Très importante pour les appareils embarqués, nœuds périphériques ou terminaux légers à ressources limitées.

Extension V (calcul vectoriel)

L’extension V donne à RISC-V des capacités de traitement vectoriel, supportant des opérations parallèles massives, idéales pour la cryptographie et les preuves à connaissance nulle (ZKP). Similaire au SIMD, elle a un fort potentiel pour les courbes elliptiques, le hachage parallèle ou le prétraitement SNARK/ZK-STARK.

4.3 Support des instructions personnalisées

Une autre caractéristique clé de RISC-V est son extensibilité ouverte. Utilisateurs ou entreprises peuvent ajouter leurs propres instructions personnalisées tout en conservant la compatibilité avec l’ISA standard. Ce mécanisme favorise non seulement l’optimisation matérielle spécialisée, mais convient aussi aux scénarios blockchain où certains algorithmes spécifiques sont fréquemment appelés, par exemple :

Instructions de vérification de signature BLS (accélérateur personnalisé) ;
Instructions de hachage SHA-256, Keccak, etc. ;
Précompilation de circuits de preuve à connaissance nulle ;
Optimisation d’instructions pour le code accompagné de preuve (proof-carrying code).

De cette manière, les développeurs peuvent réaliser une accélération conjointe logiciel/matériel sans compromettre l’unification de l’écosystème.

4.4 Spécifications et gestion des versions

Les standards RISC-V sont définis et maintenus par l’organisation internationale RISC-V, utilisant un système de gestion des versions modulaire. Chaque module d’extension a son propre numéro de version, facilitant la compatibilité entre différents fabricants et développeurs.

La version principale actuelle est la série 2.x, par exemple RV64GC v2.2 (où G désigne la combinaison des instructions générales, incluant IMAFD). Cette structure facilite non seulement les mises à jour, mais aussi la personnalisation selon les cas d’usage.

4.5 Chaîne d'outils et écosystème de débogage

Grâce au dynamisme de la communauté open source, RISC-V dispose d’un écosystème complet d’outils :

Compilateurs : GCC et LLVM/Clang offrent un support complet pour RISC-V ;
Simulateurs : Spike (modèle de référence ISA officiel), QEMU (simulation utilisateur/système), Renode (simulation collaborative au niveau matériel) ;
Outils de débogage : GDB supporte le débogage RISC-V, OpenOCD prend en charge l’interface JTAG ;
Support des langages : le compilateur Rust supporte RISC-V, facilitant la construction d’environnements d’exécution sûrs et fiables en chaîne.

Ces outils constituent ensemble l’infrastructure nécessaire pour développer des machines virtuelles blockchain RISC-V ou des plateformes collaboratives logiciel/matériel.

Résumé

Grâce à sa simplicité, modularité, extensibilité et licence open source, le jeu d’instructions RISC-V transforme progressivement le paysage des plateformes informatiques de base. Pour les systèmes blockchain cherchant à concilier sécurité, déterminisme, flexibilité et performance, RISC-V ouvre une nouvelle voie : non seulement concevoir un jeu d’instructions personnalisé pour une VM, mais aussi fusionner matériel et blockchain sans autorisation. Ce pourrait être une étape clé dans l’évolution du paradigme de calcul blockchain.

5. Écosystème et développement de RISC-V

La vitalité d’un jeu d’instructions ne dépend pas seulement de sa technologie, mais surtout de l’écosystème qui l’entoure. Bien que relativement « jeune », RISC-V, depuis sa formalisation en 2010, a développé en moins de quinze ans un vaste réseau industriel. Ce chapitre examine l’état actuel de l’écosystème RISC-V à travers les implémentations de puces, les chaînes d’outils, le support des systèmes d’exploitation et simulateurs, ainsi que les politiques internationales.

5.1 État des implémentations de puces et SoC

L’un des plus grands succès de RISC-V réside dans sa rapidité de mise en œuvre. Comparé à x86 et ARM, historiques mais fermés, RISC-V attire de nombreuses entreprises grâce à sa modularité, son caractère open source et sa facilité d’implémentation, accélérant l’évolution des SoC embarqués aux processeurs généralistes.

Actuellement, les fabricants représentatifs dans ce domaine incluent :

SiFive (États-Unis) : cofondée par Krste Asanović, l’un des initiateurs de RISC-V, c’est aujourd’hui la société commerciale la plus emblématique. Elle propose plusieurs IP de processeurs 64 bits (séries U7, U8) et participe à des conceptions de plateformes hautes performances.
StarFive (Chine) : spécialisée dans les puces SoC open source et cartes (comme la série VisionFive), elle pousse à la diffusion de RISC-V dans les cartes de développement domestiques et les scénarios d’IA périphérique.
Alibaba T-Head (Chine) : a lancé plusieurs processeurs de la série XuanTie, largement déployés dans les applications IoT et périphériques, et a ouvert certaines implémentations IP pour stimuler l’écosystème.
Andes, Codasip, GreenWaves, etc. : actifs dans les marchés niches comme IoT, reconnaissance audio, vision intelligente, démontrant la souplesse d’adaptation de RISC-V.

En outre, des startups comme Esperanto (accélérateur IA mille cœurs), Tenstorrent, Vitesse, MetaX construisent des processeurs hautes performances, voire des GPU, basés sur RISC-V. Un tel niveau d’activité est extrêmement rare dans l’histoire de x86 et ARM.

5.2 Chaîne d'outils : support GCC, LLVM, QEMU, Rust

La vitalité d’un ISA dépend largement de l’intégralité de sa chaîne d’outils. RISC-V a réalisé des progrès significatifs dans ce domaine :

Support GCC : depuis 2015, GCC prend officiellement en charge RISC-V, couvrant maintenant toute la gamme RV32/RV64 et les extensions principales ;
Support LLVM/Clang : soutenu par Google, SiFive, etc., le support LLVM pour RISC-V s’améliore continuellement, devenant le compilateur privilégié pour les systèmes modernes et projets blockchain ;
Simulateur QEMU : supporte la simulation utilisateur/système RISC-V, permettant une vérification rapide de programmes ou d’OS ;
Support Rust : RISC-V est officiellement intégré au backend du compilateur Rust, supporte le mode no_std et le développement embarqué, avec une communauté active maintenant plusieurs crates HAL ;
Support des débogueurs : GDB, OpenOCD, J-Link, etc., sont largement adaptés à RISC-V, supportant points d’arrêt, surveillance de registres, etc. ;
Systèmes de construction et SDK : PlatformIO, Yocto, Zephyr SDK, etc., supportent tous RISC-V, permettant directement de construire des systèmes embarqués ou des images personnalisées.

Cette complétude des outils permet aux développeurs d’intégrer RISC-V sans friction dans leurs flux existants, crucial pour la migration de VM blockchain ou le lancement de projets WASM/zkVM en chaîne.

5.3 Support des systèmes d'exploitation et simulateurs

De l’exécution sur matériel nu au système d’exploitation complet, RISC-V construit progressivement un écosystème complet :

Systèmes Linux : le noyau principal supporte RISC-V depuis 2018, permettant maintenant des distributions générales comme Debian, Fedora, Arch Linux ;
RTOS embarqués : Zephyr, FreeRTOS, NuttX, RT-Thread, etc., fournissent tous des ports RISC-V, largement utilisés dans les dispositifs basse consommation ;
Outils de simulation et vérification :
Spike : simulateur de référence or de UC Berkeley, supportant les modes utilisateur et privilégié RV32/RV64 ;
FireSim : plateforme de simulation système ouverte basée sur FPGA, capable d’exécuter Linux et tester les performances microarchitecturales ;
Renode : environnement de simulation programmable supportant plusieurs architectures, idéal pour construire des réseaux de test blockchain virtuels ;
gem5 : partiellement compatible RISC-V, adapté à la recherche architecturale ;
Verilator : utilisé pour la vérification RTL, compatible avec des cœurs logiciels RISC-V comme PicoRV, VexRiscv, etc.

Ces simulateurs et supports système offrent un bon appui pour le développement de VM, la logique de vérification en chaîne et les tests multi-architectures.

5.4 Internationalisation de RISC-V et soutien politique (notamment en Chine)

En tant que standard ouvert, RISC-V bénéficie d’un fort soutien gouvernemental et institutionnel mondial :

Organisation internationale RISC-V International : enregistrée en Suisse, regroupe plus de 300 membres, promeut l’évolution des standards et la collaboration internationale ;
Stratégie européenne RISC-V : l’UE considère RISC-V comme un pilier de sa « souveraineté numérique », financant plusieurs projets SoC open source hautes performances ;
DARPA et NASA aux États-Unis : soutiennent la recherche sur des plateformes de puces vérifiables basées sur RISC-V ;
Orientation politique et stratégie en Chine :

• Le ministère de l’Industrie et des Technologies de l’information et les gouvernements locaux encouragent le « remplacement open source » ;

• Universités et instituts (comme l’Académie des sciences de Chine, Tsinghua) participent activement à la normalisation RISC-V ;

• Des dizaines d’entreprises chinoises (Alibaba, Zhongke Lanxun, T-Head, Zhaoyi Innovation, etc.) investissent continuellement dans la conception de puces et l’écosystème IP ;

• Des cartes de développement locales (comme VisionFive, Milk-V) accélèrent la formation de l’écosystème local ;

• L’Alliance chinoise RISC-V (CRVA) agit comme pont entre technologie et commerce.

On peut dire que la Chine est devenue un pôle mondial majeur du développement RISC-V, en termes de volume et d’activité.

Ce chapitre a montré, à travers les implémentations de puces, la maturité des chaînes d’outils, le support des systèmes d’exploitation et les dynamiques politiques mondiales, la prospérité de l’écosystème RISC-V. Pour les systèmes blockchain, cette complétude signifie que les machines virtuelles en chaîne peuvent s’appuyer sur l’écosystème logiciel/matériel existant pour se déployer rapidement, sans avoir à tout reconstruire depuis zéro.

6. Applications dans le domaine des machines virtuelles blockchain

La machine virtuelle est une infrastructure des systèmes blockchain modernes, jouant un rôle similaire à l’environnement d’exécution d’un système d’exploitation traditionnel — elle exécute les contrats intelligents, traite les transactions soumises par les utilisateurs, et garantit la vérifiabilité, le déterminisme et la sécurité du code en chaîne. Le choix et la conception de la VM influencent non seulement l’expérience de développement, mais aussi profondément l’efficacité d’exécution et la capacité d’extension de la chaîne.

Ce chapitre explore progressivement le nouveau rôle de RISC-V dans ce domaine, en partant des exigences des plateformes blockchain pour les VM, puis en analysant des pratiques exemplaires.

6.1 Exigences des plateformes blockchain pour les machines virtuelles

Contrairement aux plates-formes informatiques traditionnelles, les machines virtuelles blockchain s’exécutent dans un environnement distribué, sans confiance et auditables. Ce contexte détermine que les exigences des blockchains pour les VM présentent plusieurs caractéristiques marquantes :

Déterminisme (Determinism) : sur n’importe quel nœud, un même input doit produire le même output, assurant la cohérence du consensus ;
Sécurité (Security) : empêcher les contrats malveillants de surcharger les ressources système, éviter les attaques telles que débordements de tampon ou boucles infinies ;
Mesure des ressources (Gas System) : permettre une mesure fine de la consommation de ressources, pour limiter temps d’exécution, utilisation mémoire, etc. ;
Performance et extensibilité : améliorer autant que possible l’efficacité d’exécution sans sacrifier le déterminisme, pour supporter des logiques métier plus complexes ;
Auditabilité et vérifiabilité : permettre la traçabilité de l’exécution en chaîne ou hors chaîne, facilitant l’audit et le règlement des litiges.

La conception de base de la VM (y compris le jeu d’instructions choisi) détermine directement le coût de mise en œuvre et les limites de ces caractéristiques.

6.2 Présentation des machines virtuelles principales actuelles

Dans les plateformes blockchain réelles, les architectures VM dominantes sont :

1. EVM (Ethereum Virtual Machine)

• VM native d’Ethereum, basée sur une architecture à pile 256 bits ;

• Avantages : simple, mature, écosystème d’outils complet ;

• Inconvénients : faible performance, sémantique d’instruction non alignée avec les CPU modernes, difficile à paralléliser ou optimiser.

2. WASM (WebAssembly)

• Proposé par W3C, initialement pour les navigateurs, devenu populaire sur les plateformes multi-chaînes ;

• Plateformes représentatives : Polkadot, NEAR, Cosmos (CosmWasm), etc. ;

• Avantages : proche du matériel moderne, instructions fines, bonne performance ;

• Inconvénients : non conçu spécifiquement pour la chaîne, la mesure des ressources et l’isolation sandbox doivent être implémentées séparément.

3. Move VM

• Langage orienté ressource et sa VM, proposés par Libra/Diem (actuellement Aptos/Sui) ;

• Caractéristiques : basé sur un système de types linéaires, assure l’unicité et la sécurité du transfert des ressources ;

• Ciblé sur la logique d’actifs intelligents haute sécurité, mais nécessite encore des optimisations pour l’environnement d’exécution en chaîne.

En outre, Solana BPF VM, FuelVM, zkVM, etc., se concentrent respectivement sur la haute performance ou les preuves à connaissance nulle. Mais un problème commun à ces VM est qu’elles ne sont pour la plupart pas conçues ni liées directement à une ISA matérielle de base.

Cela soulève une nouvelle question : quels nouveaux potentiels offrirait l’utilisation directe d’un jeu d’instructions léger et vérifiable comme base d’une VM en chaîne ?

6.3 Rôle de RISC-V dans les machines virtuelles : plateforme hôte ou architecture invitée ?

L’introduction de RISC-V offre deux angles complémentaires pour la conception des VM blockchain :

1. En tant que plateforme hôte (Host ISA)

• Les nœuds blockchain eux-mêmes s’exécutent sur des processeurs RISC-V (ex. SBC RISC-V), la VM continuant d’utiliser EVM/WASM ;

• Avantage : permet de déployer des nœuds légers, portefeuilles hors ligne ou environnements d’exécution fiables (TEE) ;

• Scénarios typiques : portefeuilles matériels, terminaux IoT connectés à la chaîne, etc.

2. En tant qu’architecture invitée (Guest ISA)

• Utiliser RISC-V comme ISA cible de l’environnement d’exécution VM, i.e. compiler les contrats intelligents en instructions RISC-V pour exécution en chaîne ;

• Permet de réutiliser directement les chaînes d’outils existantes (GCC, LLVM), simplifiant le déploiement de contrats multilingues ;

• En limitant le jeu d’instructions, introduisant un modèle gas et un mécanisme sandbox, on obtient déterminisme et sécurité.

C’est cette dernière approche qui attire le plus l’attention récemment. Elle introduit un « jeu d’instructions matériel » dans l’environnement d’exécution virtuel, brouillant la frontière entre VM logicielle et CPU réel.

6.4 Précedents d'utilisation de RISC-V comme jeu d'instructions VM blockchain

Les projets suivants illustrent l’utilisation concrète de RISC-V dans des machines virtuelles ou modèles d’exécution en chaîne :

1. Cartesi

• Introduit de façon pionnière une « machine virtuelle Linux RISC-V » comme environnement d’exécution de contrats intelligents ;

• Les développeurs peuvent utiliser les outils standards Linux pour écrire des contrats, augmentant fortement la liberté de programmation ;

• La VM est basée sur une simulation du mode utilisateur RISC-V, combinée à un mécanisme de vérification en chaîne pour assurer le déterminisme.

2. Sonic (proposé par Fuel Labs)

• Propose une « machine virtuelle zéro connaissance RISC-V » comme moteur d’exécution pour zk-rollup ;

• Compile la logique du contrat en instructions RISC-V, puis génère une preuve STARK, permettant une exécution hors chaîne haute performance + vérification en chaîne ;

• Avantages : proximité matérielle, compatibilité multi-langage et vérifiabilité.

3. Polyjuice (Godwoken)

• Bien que pas entièrement basé sur RISC-V, il s’appuie sur CKB-VM, dont la conception originale s’inspire de RISC-V ;

• Offre une compatibilité EVM, combinée à un modèle de ressources style RISC-V, assurant une intégration transparente avec Nervos Layer1.

4. Golem

• Plateforme de calcul décentralisée, supportant plusieurs architectures d’exécution ;

• La nouvelle version envisage d’adopter RISC-V comme ISA standard d’exécution, pour améliorer la portabilité et la légèreté des tâches ;

• Particulièrement adapté aux appareils hétérogènes (mobiles, embarqués) participant aux tâches de calcul.

Le consensus de ces projets est que les caractéristiques open source, modulaires et vérifiables de RISC-V conviennent parfaitement aux environnements d’exécution en chaîne, hautement sécurisés et contraints.

L’émergence de RISC-V dans les machines virtuelles blockchain n’est pas un remplacement aveugle des architectures traditionnelles, mais une occasion de repenser le « calcul fiable ». Dans les chapitres suivants, nous analyserons plus profondément comment le jeu d’instructions RISC-V influence l’implémentation et la performance des VM, et examinerons sa signification stratégique et ses perspectives futures depuis la perspective Ethereum.