EVM에서 RISC-V로? RISC-V의 과거와 현재, 그리고 Web3 분야에서의 응용에 대해 이야기해보자
일
블록체인은 새로운 형태의 분산 컴퓨팅 플랫폼으로, 그 기반은 단순한 데이터 구조나 암호화 알고리즘을 넘어선 일종의 실행 환경 혁명이다. 스마트 계약의 실행에서부터 크로스체인 검증, 탈중앙화 애플리케이션(DApp)에서 제로지식 증명(ZKP) 생성에 이르기까지 모든 체인상 동작은 궁극적으로 가상 머신(Virtual Machine, VM)에 의해 해석되고 실행되어야 한다. 그리고 가상 머신의 실행을 뒷받침하는 기반에는 종종 간과되지만 극도로 중요한 부분이 존재한다: 하드웨어 명령어 세트 아키텍처(Instruction Set Architecture, ISA).
전통적인 블록체인 시스템에서는 "가상 머신은 소프트웨어 문제"라고 생각하는 것이 일반적이다. 즉, 프로그래밍 언어와 런타임만 관련된다고 본다. 이더리움의 EVM은 스마트 계약용으로 특화된 스택형 가상 머신이며, Polkadot 및 Near 등은 런타임 표준으로 WebAssembly(WASM)를 사용한다. 그러나 블록체인이 더 높은 성능, 검증 가능성, 가변성 방향으로 진화함에 따라 무시할 수 없는 하나의 추세가 나타나고 있다: 하드웨어 ISA가 체인상 실행 모델 설계의 구성 요소로 다시 부각되고 있다.
1.1 블록체인과 하드웨어 명령어 세트의 연관성
전통적인 운영체제에서 명령어 세트는 운영체제와 하드웨어 사이의 연결 고리 역할을 하며, 프로세서가 수행 가능한 작업들을 추상화한다. 블록체인 시스템에서는 "검증 가능한 실행"과 "크로스플랫폼 결정론(determinism)"이라는 특성 때문에 가상 머신의 동작은 정확할 뿐 아니라 증명 가능하고 재현 가능해야 한다. 이러한 요구 사항은 가상 머신의 명령어 의미론이 명확하고 간결하며 행동이 결정적이어야 한다는 점을 역으로 요구하며, 이 특성들은 RISC 아키텍처 설계의 초창기 목적 중 일부이다.
더욱 중요한 것은, 제로지식 증명(ZKP), 신뢰 실행 환경(TEE), 오프체인 증명(Off-chain Proof) 등의 시나리오에서 명령어 세트 아키텍처가 종종 "증명 회로 내에 모델링되어야" 한다는 점이다. 이로 인해 ISA의 검증 가능성, 구조적 간결성, 표준화 정도 및 오픈소스 수준이 매우 중요한 특성이 된다. 폐쇄적이고 복잡하며 모호한 ISA는 체인상 VM의 장기적 기반으로 적합하지 않다.
1.2 블록체인에서의 가상 머신의 역할
블록체인 시스템에서 가상 머신의 역할은 "탈중앙화 세계의 CPU"로 이해할 수 있다. 이더리움 메인넷에 배포된 계약이든, 롤업이나 앱체인(AppChain)에서 실행되는 zkVM, MoveVM이든, 모두 공통된 문제를 안고 있다: 글로벌 컨센서스 시스템 내에서 코드 실행 결과를 어떻게 확정할 것인가.
주요 가상 머신 방안은 다음과 같다:
-
EVM(Ethereum Virtual Machine): 이더리움 전용 스택형 VM으로 조작이 간단하고 실행 과정을 추적할 수 있음;
-
WASM(WebAssembly): 범용적이며 고성능인 가상 머신 표준으로, 브라우저의 발전에 힘입어 현재 여러 체인에서 채택됨;
-
Move VM: Libra 프로젝트에서 유래하여 자원 통제 및 형식적 검증에 중점을 둠;
-
zkVM / RISC-V VM: 실행을 zk 회로 또는 ISA 실행 모델로 모델링하여 제로지식 증명을 효율적으로 생성;
-
Solana BPF VM: Berkeley Packet Filter를 확장하여 개발된 보안 VM.
이러한 가상 머신들은 각각 아키텍처 차이는 있지만 동일한 문제에 직면해 있다: 체인상에서 "성능, 검증 가능성, 크로스플랫폼 일관성"을 어떻게 통합할 것인가? 이 문제에서 ISA의 역할이 점점 두드러지고 있으며, 특히 가변성과 오픈소스 속성을 갖춘 ISA, 예를 들어 RISC-V가 더욱 중요해지고 있다.
1.3 왜 RISC-V에 주목하는가: 오픈소스, 경량, 확장성
다수의 ISA 중 RISC-V는 최근 몇 년간 급속도로 부상했는데, 이는 장기간 존재했던 몇 가지 문제를 해결했기 때문이다:
-
오픈소스이며 라이선스 필요 없음: 특허 장벽과 라이선스 리스크를 피할 수 있어 오픈소스 체인 프로젝트 및 공용 기술 스택에 적합;
-
명령어가 간결하고 의미가 명확함: 모델링, 형식적 검증 및 회로 변환에 용이;
-
모듈화된 확장 설계: 최소 서브셋(RV32I 등)만 선택하여 VM을 구축하거나 SIMD, Crypto 등 명령어를 확장 가능;
-
활발한 생태계: GCC/LLVM 등 컴파일러 도구 체인이 이미 전면 지원되며, 운영체제, 시뮬레이터 및 검증 프레임워크도 점차 완비됨;
-
글로벌 중립성: 재단이 미국 밖으로 이전하여 중국, 유럽 등 다양한 지역에서 환영받으며 국제 공용 컴퓨팅 기반 구축에 유리.
블록체인 관점에서 RISC-V는 낮은 진입 장벽과 높은 제어성을 제공하는 실행 플랫폼으로, 체인상 계약 실행뿐 아니라 회로에 임베딩되어 zk 증명을 생성하거나 신뢰 하드웨어에서 민감한 로직을 실행하는 데에도 사용될 수 있다.
1.4 본문의 목표 및 구조 소개
본문은 RISC-V가 블록체인 분야에서 가지는 응용 가능성을 체계적으로 탐구할 것이며, 특히 가상 머신 아키텍처, 실행 환경 설계, 검증 가능한 컴퓨팅 측면에서의 가치를 다룰 것이다. 다음의 항목들로 전개할 예정이다:
-
RISC-V란: RISC-V의 기본 개념을 간략히 소개;
-
RISC-V의 역사: 학계에서 시작해 산업 적용에 이르기까지의 발전 과정을 되돌아봄;
-
RISC-V 명령어 세트 개요: 명령어 모듈화 설계 및 VM 관련 서브셋 분석;
-
RISC-V 생태계 및 발전: 하드웨어·소프트웨어 지원 현황 및 커뮤니티 생태계 탐색;
-
블록체인 가상 머신 분야의 응용: 주류 VM들이 어떻게 혹은 왜 RISC-V에 연결되는지 분석;
-
명령어 세트가 가상 머신에 미치는 영향: 구현 복잡성, 성능, 회로 생성 등의 차원에서 분석;
-
이더리움 RISC-V 계획의 후속 영향: 제안되었던 이더리움 RISC-V 실행 환경 방안을 해석;
-
결론 및 전망: RISC-V가 미래 체인상 실행 플랫폼으로 나아갈 수 있는 가능 경로를 정리.
기술이 빠르게 진화하고 컨센서스 비용이 계속 상승하는 오늘날, 오픈소스이며 범용적이며 검증 가능한 컴퓨팅을 지향하는 실행 아키텍처는 블록체인 시스템이 절실히 필요로 하는 "신규 인프라"일지도 모른다. RISC-V가 이 역할을 담당할 수 있을지, 본문은 단계적으로 논의할 것이다.
이
현대 컴퓨팅 시스템의 핵심은 명령어 세트 아키텍처(ISA)가 소프트웨어와 하드웨어 사이의 상호 작용 프로토콜을 어떻게 정의하는가에 있다. RISC-V는 바로 이러한 시스템 핵심 계층에서 재설계 및 개방적 공유를 시도한 중대한 엔지니어링 프로젝트다. 본 장에서는 RISC-V의 기술 철학, 기존 주류 ISA와의 비교 우위, 그리고 산업적 차원에서의 "오픈소스 ISA"로서의 중요성을 심층적으로 분석할 것이다.
2.1 RISC의 설계 철학과 간결한 명령어 세트의 장점
RISC-V는 정교화된 명령어 세트 컴퓨터(Reduced Instruction Set Computer, RISC) 아키텍처의 대표적 사례 중 하나다. RISC의 설계 사상은 1980년대 복잡 명령어 세트(CISC) 컴퓨터에 대한 반성에서 비롯되었으며, 그 기본 가정은 다음과 같다: 대부분의 프로그램은 소수의 간단한 명령어만 사용하며, 복잡한 작업은 컴파일러 최적화를 통해 조합할 수 있다.
RISC 아키텍처의 핵심 개념은 다음과 같다:
-
고정 길이 명령어: 디코딩 및 실행 로직을 단순화하여 명령어 처리량을 향상시킴;
-
레지스터 우선: 대부분의 작업을 레지스터 간으로 제한하고 메모리 접근을 최소화;
-
간결한 의미론, 단일 사이클 실행: 구현 복잡도를 낮추고 파이프라이닝 및 비순차 실행에 유리;
-
컴파일러 친화적: 복잡한 명령어를 컴파일러가 조합하도록 위임하여 하드웨어의 범용성을 높임.
RISC-V는 위 RISC 정신을 계승하면서도 다음을 추가로 강조한다:
-
모듈화 설계: 기본 명령어 세트(RV32I 등)는 독립적으로 사용 가능하며, 부동소수점, 벡터, 압축 명령어 등 고급 확장은 필요 시 추가 가능;
-
간결하고 형식적으로 모델링 가능한 의미론: 형식 검증 시스템이나 제로지식 회로에 임베딩하기에 적합;
-
사용자 상태와 특권 상태의 명확한 구분: 다단계 보안 환경 및 가상화 지원에 유리;
-
강력한 크로스플랫폼 일관성: 명령어 동작이 표준화되어 있어 과거의 부담이나 문서화되지 않은 특성이 없다.
간단히 말해, RISC-V는 "제로에서부터 시작하는" 명령어 세트 재구성 시도로, 현대 컴파일러, 하드웨어 공정 및 시스템 요구사항을 출발점으로 삼아 더 개방적이고 간결하며 검증 가능한 ISA를 설계했다.
2.2 x86, ARM 등 명령어 세트와의 주요 비교
RISC-V의 주요 경쟁자는 현재 시장을 주도하는 두 가지 아키텍처이다: x86과 ARM. 이들은 각각 데스크톱/서버 시장과 모바일/임베디드 시장을 지배하고 있다.
블록체인 관점에서 RISC-V는 다음 측면에서 자연스러운 장점을 가진다:
-
구조가 간결하고 회로 친화적: zkVM 등 실행 모델링이 필수적인 시스템에 매우 적합;
-
라이선스 자유, 법적 장애 없음: 실행 환경에서의 특허 분쟁을 걱정할 필요 없어 글로벌 배포에 적합;
-
가변성 강함: RV32I 등 극소 명령어 세트만으로도 경량 VM을 구축 가능;
-
구현 용이: Verilog로 프로세서를 재구성하든, 소프트웨어에서 인터프리터를 구현하든 비교적 간단함.
x86의 복잡성과 폐쇄성은 체인상 환경에 모델링하기에 부적합하다. ARM은 기술적으로 선진적이지만 라이선스 제한이 심해 "체인상 범용 컴퓨팅 표준"으로 어려움이 있다. 반면 RISC-V는 개방성, 간결성, 적응성 덕분에 체인상 실행 플랫폼의 잠재적 선택지로 부상하고 있다.
2.3 오픈소스 ISA의 산업적 의미
RISC-V의 가장 혁신적인 특징은 바로 "개방된 명령어 세트"라는 점이다. 운영체제, 컴파일러, 데이터베이스 분야에서 일어난 오픈소스 물결과 마찬가지로, ISA 계층의 오픈소스화는 새로운 하드웨어 생태계 재편을 촉발하고 있다.
그 산업적 의미는 다음과 같은 측면에서 이해할 수 있다:
-
독점을 피하고 진입 장벽을 낮춤: 중소형 칩 제조사 및 국가급 연구기관이 높은 라이선스료 없이 합법적으로 호환 프로세서를 개발 가능;
-
혁신과 차별화 촉진: 기업이 사업 요구에 따라 ISA를 가변하거나 확장해 차별화된 경쟁력을 형성할 수 있으며, 범용 표준 제품에 의존하지 않아도 됨;
-
공급망 보안: 자주 통제를 중시하는 국가 및 기업에게 RISC-V는 더 통제 가능한 소프트웨어·하드웨어 기반을 제공;
-
소프트웨어와 회로의 통합 설계: 오픈소스 ISA는 소프트웨어·하드웨어 공동 최적화를 촉진하며, 특히 고성능 컴퓨팅 및 검증 가능한 컴퓨팅 분야에서 유리;
-
글로벌 협업 플랫폼: RISC-V International 재단은 학계, 산업계, 오픈소스 커뮤니티를 결집시키는 교차 협업의 다리 역할을 함.
블록체인 분야에서 이러한 개방형 아키텍처의 장점은 더욱 두드러진다. 체인상 가상 머신은 고도의 투명성, 맞춤형 설정, 검증 가능성이 필요하지만, 전통적인 폐쇄형 아키텍처는 이러한 요구를 충족하기 어렵다. RISC-V의 등장은 "체인상 신뢰 가능한 하드웨어 인터페이스" 및 "검증 가능한 컴퓨팅 계층" 구축에 기반을 제공한다.
본 장에서는 RISC-V의 설계 철학, 주류 ISA와의 차이점, 그리고 오픈소스 정체성의 깊이 있는 영향을 소개했다. 이러한 특성을 이해한 후 다음 장에서는 RISC-V의 역사적 발전 과정을 추적하여, 학계에서 시작해 글로벌 산업화로 이어지는 여정을 살펴보고, 블록체인 분야에 적용되기 위한 배경을 마련할 것이다.
삼
RISC-V의 탄생은 우연이 아니며, 수십 년간의 컴퓨터 시스템 아키텍처 발전과 성찰의 결과물이다. 학계의 연구에서 비롯되었지만 산업 적용의 최전선으로 빠르게 나아갔다. 블록체인 같은 신생 분야에서 RISC-V의 "자유로운 구현, 가변 가능한 설계" 는 점점 더 깊은 영향력을 드러내고 있다. 왜 블록체인 가상 머신 및 신뢰 컴퓨팅에 적합한지 이해하기 위해선 그 기원부터 살펴볼 필요가 있다.
3.1 캘리포니아 대학교 버클리의 기원
RISC-V 프로젝트는 2010년 캘리포니아 대학교 버클리 캠퍼스(UC Berkeley) 컴퓨터과학과에서 처음 시작되었다. RISC(정교화된 명령어 세트 컴퓨팅) 아키텍처 자체가 1980년대 초 버클리와 스탠포드 연구자들이 공동으로 추진한 개념이며, 당시 목표는 명령어를 단순화해 파이프라인 효율과 구현 비용을 높이는 것이었다. 초기 유명한 RISC 아키텍처로는 SPARC, MIPS, PowerPC 등이 있다.
그러나 이러한 초기 아키텍처들은 학계에서 널리 연구되었지만 일반적으로 "라이선스 제한", 아키텍처 폐쇄, 상업화 실패 등의 문제에 직면했다. 21세기에 들어 프로세서 아키텍처는 ARM과 x86의 양대 독점에 의해 점차 지배되면서 학계는 참으로 개방적이고 현대적이며 확장 가능한 명령어 세트를 교육 및 연구에 활용하기 어려워졌다.
RISC-V는 바로 이러한 맥락에서 탄생했다. 처음부터 설계된 목표는 개방적이고 모듈화되며 장기적으로 유지되는 범용 ISA를 만드는 것이었으며, 교육용으로도 적합하고 산업에도 서비스할 수 있도록 했다. 이름의 "V"는 "다섯 번째 버클리 RISC 설계"를 의미한다.
3.2 RISC-V 재단과 오픈소스 운동
학계의 RISC-V에 대한 관심이 높아지면서 점점 더 많은 연구실, 연구자, 엔지니어들이 관련 도구 체인 및 프로세서 구현 개발에 참여하게 되었다. 표준 발전을 조율하고 산업화를 추진하기 위해 RISC-V 재단(RISC-V Foundation)이 2015년 공식 출범하였으며, 초기 멤버로는 Google, NVIDIA, Western Digital, IBM, SiFive, 버클리 등이 포함되었다.
재단은 RISC-V 아키텍처 사양이 영구적으로 개방되며, 라이선스 없이 자유롭게 구현 가능하다고 명확히 했으며, 이는 상업 세계에서 큰 관심을 불러일으켰다. Linux, LLVM, OpenCL 등과 같이 프로세서 분야에서 보기 드문 "오픈소스 인프라스트럭처"가 되어 기업들에게 통제 가능하고 특허 묶음(lock-in)을 피할 수 있는 선택지를 제공했다.
2019년에는 미국 수출 통제 정책에 대한 우려로 RISC-V 재단이 본사를 미국에서 스위스로 이전하여 중립성과 글로벌 개방 협업에 대한 약속을 보여주었다. 이 조치는 국제 사회에서의 신뢰성과 영향력을 더욱 강화했다.
RISC-V의 오픈소스 물결은 Rocket, BOOM, PicoRV, CV32E40P 등의 대량의 오픈소스 코어와 OpenPiton, OpenTitan, CHIPS Alliance 등의 SoC 프로젝트를 촉발하였으며, 임베디드 마이크로컨트롤러에서 데이터센터급 프로세서 구현까지 아우른다.
3.3 표준화 진행: 기초부터 확장 모듈까지
RISC-V 아키텍처 사양은 "최소한으로 시작"하고 "조합 가능"함을 매우 중시하며, 표준 발전은 다음 계층을 중심으로 이루어진다:
-
기초 정수 명령어 세트: RV32I 및 RV64I로 논리, 산술, 점프, 로드/스토어 등의 핵심 명령어 포함;
-
표준 확장 모듈: M(곱셈/나눗셈), A(원자 연산), F/D(부동소수점), C(압축), V(벡터) 등;
-
특정 분야 확장: T(신뢰 실행), P(신호처리 DSP), Zks(제로지식 가속) 등 제정 중;
-
특권 레벨 사양: 머신/슈퍼바이저/사용자 세 가지 특권 레벨 정의로 운영체제 및 가상화 지원;
-
디버깅 및 바이너리 인터페이스: 디버깅 프로토콜, ABI, 함수 호출 규약 등.
ISA를 여러 독립 모듈로 분할하여 각각 버전 관리를 하고 유연한 조합을 허용하는 이 방식은 다양한 소프트웨어·하드웨어 시스템에 높은 자유도를 제공한다. 개발자는 목표 플랫폼에 따라 필요한 기능을 가변할 수 있어 칩 설계 복잡도를 크게 낮출 수 있으며, 소프트웨어·하드웨어 공동 진화에도 유리하다.
블록체인 시스템, 특히 자원 제한이 있거나 실행 경로 감사가 가능한 VM 아키텍처에서 이러한 "명령어 계층에서 시스템 기능을 정확하게 제어"하는 능력은 매우 중요하다.
3.4 기업 및 학계의 채택 현황
2018년 이후 RISC-V의 산업화 적용은 급속한 성장 단계에 접어들었다. 현재 수백 개의 기업과 기관이 RISC-V 아키텍처를 채택하거나 시험하고 있으며, 그 예는 다음과 같다:
-
프로세서 스타트업: SiFive, Tenstorrent, Esperanto, StarFive 등 고성능 및 저전력에 집중;
-
기존 반도체 기업: Intel(RISC-V 스타트업에 투자), Qualcomm, Samsung, Microchip;
-
스토리지 및 임베디드 분야: Western Digital는 향후 대부분의 칩을 RISC-V 기반으로 할 계획이라고 발표; ESP32-C 시리즈도 RISC-V로 전환;
-
운영체제 및 도구 체인 지원: Linux, Zephyr, FreeRTOS, Rust, GCC, LLVM 등 전면 지원;
-
대학 및 연구기관: MIT, 칭화대, 저장대, ETH 취리히, IIT 등 교육 및 실험에 광범위하게 사용.
특히 중국에서는 RISC-V가 국가 정책과 산업 체인의 강력한 추진을 받으며 알리바바 펑터우거우, 중국과학원, 중웨이 등 다수의 관련 프로젝트가 등장하였다. 아키텍처 개방성의 장점은 외국 IP 의존에서 벗어나는 전략적 선택으로 간주된다.
블록체인 분야에서도 점점 더 많은 팀들이 RISC-V 기반 가상 머신 또는 체인상 실행 환경 구축을 시도하고 있다. 예를 들어:
-
ZKWasm + RISC-V: zkVM을 RISC-V 타겟 아키텍처로 컴파일하여 ISA의 조합 가능성을 활용해 회로 복잡도를 줄임;
-
이더리움 EVM Object Format (EOF) 및 RISC-V: EVM 바이트코드를 RISC-V IR로 변환해 효율을 높이는 방안 논의;
-
OpenZKP + RISC-V: RISC-V 컴파일 경로를 ZKP 회로에 임베딩하여 증명 및 검증 성능 향상.
요약
RISC-V의 역사는 학문적 발아에서 시작해 글로벌 산업 혁명으로 이어지는 여정이다. 폐쇄형 아키텍처에 대한 도전일 뿐 아니라 컴퓨팅 플랫폼 분야에서 오픈소스 사고방식의 승리다. 블록체인 시스템에 있어서 RISC-V는 단지 하나의 프로세서 아키텍처를 넘어서, 미래의 신뢰 컴퓨팅, 개방형 가상 머신, 체인상 실행 모델의 기반을 형성할 수 있다.
사
RISC-V는 오픈소스 명령어 세트 아키텍처(ISA)로서, 그 핵심 특징 중 하나는 간결성과 모듈화 설계이다. 이 특성은 학계와 산업계에서 빠르게 인기를 얻을 뿐 아니라 자연스러운 유연성과 적응성을 제공하며, 특히 블록체인 가상 머신처럼 고도로 맞춤화된 시나리오에 매우 적합하다. 본 장에서는 RISC-V 명령어 세트의 구성, 확장 모듈, 맞춤형 메커니즘 및 블록체인 분야에 잠재적인 가치를 체계적으로 소개할 것이다.
4.1 기초 명령어 세트(RV32I / RV64I)
RISC-V의 설계는 최소한으로 사용 가능한 기초부터 시작하는데, 이를 RV32I와 RV64I라고 하며, 각각 32비트 및 64비트 정수 아키텍처의 기본 명령어 세트를 의미한다. "I"는 정수(Integer)를 나타내며, 정수 연산 명령어 세트로 프로그램 실행의 기본 구성 요소인 산술 연산, 논리 연산, 조건 분기, 메모리 접근, 점프 등을 포함한다.
RV32I는 약 47개의 기초 명령어를 포함하며, 이 명령어들은 일반적으로 32비트의 고정 길이로 인코딩된다. 이러한 고정 길이 형식은 명령어 디코딩 로직을 단순화하고 하드웨어 구현 비용을 낮춘다. RV64I는 이를 기반으로 64비트 정수 지원을 확장하여 성능이 더 강하고 메모리 주소 공간이 더 큰 응용 시나리오에 적합하다.
모든 RISC-V 구현은 반드시 최소 서브셋인 RV32I 또는 RV64I를 지원해야 하며, 이는 소프트웨어·하드웨어 개발자에게 명확한 출발점을 제공한다.
4.2 모듈화 확장 설계
기존의 폐쇄형 ISA와 달리 RISC-V는 모듈화 아키텍처를 채택하여 기초 명령어 세트 위에 다양한 기능 모듈을 선택적으로 추가할 수 있다. 이러한 모듈은 단일 문자로 명명되며 조합을 통해 전체 명령어 세트 구성을 만들 수 있다. 예를 들어 RV64IMAC는 64비트 아키텍처에서 정수 곱셈/나눗셈(M), 원자 연산(A), 압축 명령어(C)를 지원한다는 것을 의미한다.
주요 확장은 다음과 같다:
M 확장(정수 곱셈/나눗셈)
M 확장은 곱셈과 나눗셈에 대한 하드웨어 지원을 추가하며, 특히 다중 정밀도 정수 연산에 중요하다. 블록체인 시나리오에서 해시 계산, 큰 정수 연산 등에 이점을 얻을 수 있다.
A 확장(원자 연산)
A 확장은 LR/SC(Load-Reserved/Store-Conditional)와 같은 원자 읽기-수정-쓰기 명령어를 제공하며, 멀티스레드 동기화 및 동시 컴퓨팅 구현의 핵심이다. 체인상 멀티코어 실행 환경 또는 신뢰 실행 환경에서 특히 중요하다.
F / D 확장(부동소수점 연산)
F 확장은 단정도 부동소수점 연산을 지원하며, D 확장은 쌍정도를 지원한다. 이러한 확장은 현재 주류 블록체인 가상 머신에서 많이 사용되지는 않지만, 경제 모델 시뮬레이션, 체인상 과학 컴퓨팅 등의 시나리오에서 잠재적 응용 가능성이 있다.
C 확장(압축 명령어)
C 확장은 일부 32비트 명령어를 16비트 형식으로 압축할 수 있게 하여 코드 밀도를 크게 향상시킨다. 이는 저장 자원이 제한된 임베디드 장치, 엣지 노드 또는 경량 노드 블록체인 단말기에서 매우 중요하다.
V 확장(벡터 연산)
V 확장은 RISC-V에 벡터 처리 능력을 제공하여 대규모 병렬 데이터 연산을 지원하며, 암호학, 제로지식 증명(ZKP) 등의 고강도 컴퓨팅 작업에 이상적인 도구다. SIMD와 유사하게 타원 곡선 연산, 다중 해시 병렬 처리, SNARK/ZK-STARK 전처리 등에서 큰 잠재력을 가진다.
4.3 맞춤형 명령어 지원
RISC-V의 또 다른 핵심 특징은 개방 및 확장 가능성이다. 사용자 또는 기업은 표준 ISA 호환성을 유지하면서 자신만의 맞춤형 명령어를 추가할 수 있다. 이러한 메커니즘은 전용 하드웨어 최적화에 유리할 뿐 아니라 블록체인 분야처럼 고빈도 특정 알고리즘 호출이 있는 시나리오에도 적합하다. 예를 들면:
-
BLS 서명 검증 명령어(맞춤형 가속기);
-
SHA-256, Keccak 등 해시 명령어;
-
제로지식 증명 회로 사전 컴파일 명령어 세트;
-
검증 가능한 컴퓨팅(proof-carrying code) 명령어 최적화.
이러한 방식을 통해 개발자는 생태계 통합을 해치지 않으면서 소프트웨어·하드웨어 공동 가속을 실현할 수 있다.
4.4 명령어 세트 사양 및 버전 관리
RISC-V 표준은 RISC-V 국제 기구가 제정하고 유지관리하며, 모듈화된 버전 관리 메커니즘을 채택한다. 각 확장 모듈은 독립적인 버전 번호를 가지며, 이를 통해 서로 다른 제조업체 및 개발자가 구현 시 호환성을 유지할 수 있다.
현재 주류 버전은 2.x 계열로, RV64GC v2.2(G는 IMAFD 등 범용 명령어 세트 조합을 의미) 등이 있다. 이러한 구조는 버전 업그레이드에 유리할 뿐 아니라 서로 다른 응용 시나리오에서 구성 가변에도 편리하다.
4.5 도구 체인 및 디버깅 생태계
오픈소스 커뮤니티의 활발한 발전 덕분에 RISC-V는 완비된 도구 체인 지원을 갖추고 있다:
-
컴파일러: GCC 및 LLVM/Clang이 RISC-V를 전면 지원;
-
시뮬레이터: Spike(공식 ISA 참조 모델), QEMU(사용자 및 시스템 수준 시뮬레이션), Renode(하드웨어 수준 공동 시뮬레이션);
-
디버깅 도구: GDB가 RISC-V 디버깅을 지원하며, OpenOCD 등도 JTAG 디버깅 인터페이스를 지원;
-
언어 지원: Rust 컴파일러도 RISC-V 플랫폼을 지원하여 체인상에서 안전하고 신뢰할 수 있는 실행 환경을 구축하기 쉬움.
이러한 도구들은 RISC-V 블록체인 가상 머신 또는 소프트웨어·하드웨어 공동 플랫폼 구축의 기반 인프라를 함께 형성한다.
요약
RISC-V 명령어 세트는 간결성, 모듈화, 확장 가능성, 오픈소스 라이선스를 통해 점차 하위 수준 컴퓨팅 플랫폼의 구도를 변화시키고 있다. 보안성, 결정성, 유연성, 성능의 균형을 추구하는 블록체인 시스템에 있어서 RISC-V는 새로운 가능성을 제공한다: 우리는 특정 가상 머신을 위한 맞춤형 명령어 세트를 설계할 수 있을 뿐 아니라 하드웨어와 블록체인 시스템을 심층적으로 융합하여 라이선스 없이도 혁신적인 탐색을 할 수 있다. 이는 블록체인 컴퓨팅 패러다임 진화의 중요한 한 걸음일 수 있다.
오
명령어 세트의 생명력은 기술 자체뿐만 아니라 그 주변에 구축된 생태계에 달려 있다. RISC-V는 비교적 "젊은" 명령어 세트로서 2010년 공식 제안 이후 15년도 채 안 되는 시간 동안 방대한 상하류 체계를 신속히 발전시켰다. 본 장에서는 칩 구현, 개발 도구 체인, 운영체제 및 시뮬레이터 지원, 국제 정책의 네 가지 측면에서 RISC-V의 생태계 및 발전 현황을 포괄적으로 분석할 것이다.
5.1 칩 및 SoC 구현 현황
RISC-V의 가장 큰 성공 중 하나는 바로 "실용화 속도"다. 오랜 역사와 폐쇄성을 지닌 x86 및 ARM에 비해 RISC-V는 모듈화, 오픈소스, 구현 용이성이라는 특성으로 인해 많은 기업들이 프로세서 설계에 참여하게 되었으며, 임베디드 SoC에서 범용 프로세서까지의 빠른 진화를 촉진했다.
현재 칩 및 SoC 분야의 대표적 업체는 다음과 같다:
-
SiFive(미국): RISC-V 창시자 중 한 명인 Krste Asanović이 공동 설립한 회사로, 현재 가장 대표적인 RISC-V 상업화 기업이다. 다수의 64비트 프로세서 IP(U7, U8 시리즈 등)를 출시했으며 고성능 플랫폼 설계에도 참여.
-
StarFive(중국): 오픈소스 SoC 칩 및 보드(VisionFive 시리즈 등)에 집중하여 RISC-V를 중국산 임베디드 개발보드 및 엣지 AI 시나리오의 보급을 추진.
-
Alibaba T-Head(중국): 현철(XuanTie) 시리즈 프로세서를 다수 출시하여 IoT 및 엣지 단 응용에 널리 배포했으며, 일부 IP 구현을 공개하여 생태계 개발을 촉진.
-
Andes, Codasip, GreenWaves 등: IoT, 오디오 인식, 스마트 비전 등 세분시장에서 활동하며 RISC-V의 유연한 적응력을 보여줌.
또한 Esperanto(천 개 코어 AI 가속기 추구), Tenstorrent, Vitesse, MetaX 등의 스타트업 팀들도 RISC-V를 기반으로 고성능 프로세서는 물론 GPU까지 구축하고 있다. 이러한 활발한 움직임은 x86 및 ARM의 역사에서 보기 드문 현상이다.
5.2 개발 도구 체인: GCC, LLVM, QEMU, Rust 지원
ISA의 생명력은很大程度上取决于其工具链支持是否完整. RISC-V在这方面取得了长足进展:
-
GCC 支持：自 2015 年起，GCC 官方即开始支持 RISC-V，当前已覆盖 RV32/RV64 全线指令集与主流扩展；
-
LLVM/Clang 支持：Google、SiFive 等推动下，LLVM 对 RISC-V 的支持持续增强，成为现代系统与区块链项目的首选编译器；
-
QEMU 模拟器：支持 RISC-V 用户态与系统态仿真，可快速验证程序或 OS；
-
Rust 支持：RISC-V 已被正式纳入 Rust 编译器后端，支持 no_std 模式与嵌入式开发，同时活跃社区已维护多个 HAL crate；
-
调试器支持：如 GDB、OpenOCD、J-Link 等已广泛适配 RISC-V，支持断点调试、寄存器监控等功能；
-
构建系统与 SDK：包括 PlatformIO、Yocto、Zephyr SDK 等均已支持 RISC-V，可直接构建嵌入式系统或定制镜像。
以上工具的完备性，使得开发者可以无缝将 RISC-V 集成入已有工作流，这对区块链系统迁移虚拟机或引导链上 WASM/zkVM 项目极为关键。
5.3 操作系统与模拟器支持
从裸机运行到全功能 OS，RISC-V 逐步建立起完整操作环境的支持体系：
-
Linux 系统：主线内核自 2018 年起支持 RISC-V，当前已可构建通用发行版，如 Debian、Fedora、Arch Linux 等；
-
嵌入式 RTOS：包括 Zephyr、FreeRTOS、NuttX、RT-Thread 等均提供 RISC-V 移植版本，广泛用于低功耗设备；
-
仿真与验证工具：
-
Spike：由 UC Berkeley 提供的黄金参考模拟器，支持 RV32/RV64 用户态和特权态；
-
FireSim：基于 FPGA 的开源全系统仿真平台，可运行 Linux 并进行微架构性能测试；
-
Renode：支持多种架构的可编程仿真环境，适合构建虚拟区块链测试网；
-
gem5：已部分支持 RISC-V，适用于体系结构研究；
-
Verilator：用于 RTL 验证，适配 RISC-V 软核如 PicoRV、VexRiscv 等。
这些模拟器和系统支持，为虚拟机开发、链上验证逻辑、以及跨架构测试提供了良好支撑。
5.4 RISC-V 国际化与政策支持（尤其是中国）
作为一个开放的标准，RISC-V 得到了多国政府与行业组织的高度关注与支持：
-
国际组织 RISC-V International：注册于瑞士，汇聚 300+ 成员，推动标准演进与跨国协作；
-
欧洲 RISC-V 战略：欧盟将 RISC-V 视为“数字主权”战略核心，资助多个高性能开源 SoC 项目；
-
美国 DARPA 与 NASA：支持基于 RISC-V 的可验证芯片平台研究；
-
中国的政策倾斜与布局：
• 工信部与地方政府推动“开源替代”；
• 高校与研究机构（如中科院、清华）积极加入 RISC-V 标准制定；
• 数十家国内企业（阿里、中科蓝讯、平头哥、兆易创新等）在芯片设计与 IP 生态上持续投入；
• 本土开发板（如 VisionFive、Milk-V）加速国产开发者生态形成；
• 中国 RISC-V 产业联盟（CRVA）作为桥梁推动技术与商业结合。
可以说，中国已经成为 RISC-V 的全球发展重镇，在数量和活跃度上均位居世界前列。
本章从芯片实现、工具链成熟度、操作系统支持，到全球政策与产业动态，全面展示了 RISC-V 的生态繁荣。对区块链系统而言，这种生态的完整性意味着：链上虚拟机可以借助现有的软硬件生态迅速实现落地，而非“从零到一”地孤军奋战。
육
가상 머신은 현대 블록체인 시스템의 기반시설로, 전통적인 운영체제의 런타임 환경과 유사한 역할을 한다—스마트 계약 실행, 사용자 제출 트랜잭션 처리, 체인상 코드의 검증 가능성, 결정성, 보안성을 보장하는 책임을 진다. 가상 머신의 선택과 설계는 개발 경험을 결정할 뿐 아니라 체인의 실행 효율과 확장 능력에도 깊은 영향을 준다.
본 장은 블록체인 플랫폼이 가상 머신에 요구하는 사항, 현재 주류 가상 머신 아키텍처를 중심으로 RISC-V가 이 분야에서 맡는 새로운 역할을 서서히 소개하고, 대표적인 선구적 사례를 구체적으로 분석할 것이다.
6.1 블록체인 플랫폼이 가상 머신에 요구하는 사항
전통 컴퓨팅 플랫폼과 달리 블록체인 가상 머신은 분산, 비신뢰, 감사 가능한 실행 환경에서 작동한다. 이러한 배경은 블록체인이 가상 머신에 요구하는 사항이 다음과 같은 두드러진 특징을 지닌다는 것을 결정한다:
-
결정성(Determinism): 임의의 노드에서 동일한 입력이 주어졌을 때 동일한 출력을 반드시 발생시켜 컨센서스 일관성을 보장해야 함;
-
보안성(Security): 악성 계약이 시스템 자원을 남용하는 것을 방지하고, 버퍼 오버플로우, 무한 루프 등의 공격 수단을 차단해야 함;
-
자원 계량(Gas System): 실행 시간, 메모리 사용량 등을 제한하기 위한 세밀한 자원 소비 계량을 지원해야 함;
-
성능과 확장성: 결정성을 희생하지 않는 전제 하에 실행 효율을 가능한 한 높이고 더 복잡한 비즈니스 로직을 지원해야 함;
-
감사 가능성 및 검증 가능성: 체인상 또는 체인외 실행 추적을 지원하여 감사 및 판결에 용이해야 함.
가상 머신의 하위 수준 설계(채택된 명령어 세트 포함)는 이러한 특성들의 구현 비용과 능력 한계를 직접 결정한다.
6.2 현재 주류 가상 머신 소개
실제 블록체인 플랫폼에서 현재 주류인 가상 머신 체계는 다음과 같다:
1.EVM(Ethereum Virtual Machine)
• 이더리움의 네이티브 가상 머신으로, 256비트 스택형 아키텍처 기반;
• 장점: 간결하고 성숙하며 도구 생태계가 완비됨;
• 단점: 성능이 낮고, 명령어 의미론이 현대 CPU와 맞지 않아 병렬 실행 및 최적화에 불리함.
2.WASM(WebAssembly)
• W3C에서 제안, 처음에는 브라우저용으로 개발되었으나 현재는 다중 체인 플랫폼의 인기 있는 선택지;
• 대표 플랫폼: Polkadot, NEAR, Cosmos(CosmWasm) 등;
• 장점: 현대 하드웨어에 근접하며, 명령어가 정교하고 성능이 좋음;
• 단점: 체인상 시나리오를 위해 특별히 설계되지 않아, 자원 계량 및 샌드박스 격리는 추가 구현이 필요함.
3.Move VM
• Libra/Diem(현재 Aptos/Sui)에서 제안한 자원 중심 언어 및 그 가상 머신;
• 특징: 선형 타입 시스템 기반으로 자원의 복제 불가 및 이전 보안을 구현;
• 고보안 스마트 자산 로직을 지향하지만, 체인상 실행 환경에 적응하기 위해 추가 최적화가 필요함.
이 외에도 Solana의 BPF VM, FuelVM, zkVM 등이 있으며, 각각 고성능 또는 제로지식 증명 시나리오에 집중하고 있다. 하지만 이러한 가상 머신의 공통된 문제는 대부분 하위 수준 하드웨어 ISA를 직접 설계하거나 바인딩하지 않는다는 점이다.
이것이 새로운 질문을 제기한다: 만약 가볍고 검증 가능한 실제 명령어 세트를 직접 체인상 가상 머신 구축에 사용한다면 어떤 새로운 가능성이 열릴까?
6.3 가상 머신에서의 RISC-V의 역할: 호스트 플랫폼 or 게스트 아키텍처?
RISC-V의 도입은 블록체인 가상 머신 아키텍처 설계에 두 가지 서로 다른 그러나 보완적인 접근점을 제공한다:
1.호스트 플랫폼(Host ISA)으로서
• 블록체인 노드 자체가 RISC-V 프로세서(예: RISC-V SBC)에서 실행되며, 가상 머신은 여전히 EVM/WASM 등을 사용;
• 장점: 경량 노드, 오프라인 지갑 장치 또는 신뢰 실행 환경(TEE) 배포에 사용 가능;
• 대표 시나리오: 하드웨어 지갑, IoT 체인 네트워크 단말기 등.
2.게스트 아키텍처(Guest ISA)로서
• RISC-V를 가상 머신 실행 환경의 타겟 ISA로 삼아, 스마트 계약이 RISC-V 명령어로 컴파일되어 체인상에서 실행됨;
• 이 설계는 기존 컴파일러 체인(GCC, LLVM 등)을 직접 재사용할 수 있어 다중 언어 계약 배포를 단순화;
• 명령어 세트 제한, gas 모델 도입, 샌드박스 메커니즘을 통해 결정성과 보안성을 달성.
후자가 최근 가장 주목받는 혁신 방향으로, "하드웨어 수준의 명령어 세트"를 가상 실행 환경에 도입하여 소프트웨어 VM과 실제 CPU 사이의 경계를 흐린다.
6.4 블록체인 VM 명령어 세트로 RISC-V를 사용한 사례
다음 프로젝트들은 현재 RISC-V를 실제로 블록체인 가상 머신 또는 체인상 실행 모델에 적용한 대표적인 사례이다:
1.Cartesi
• "RISC-V Linux 가상 머신"을 스마트 계약 실행 환경으로 혁신적으로 도입;
• 개발자는 표준 Linux 도구 체인으로 계약을 작성할 수 있어 프로그래밍 자유도를 크게 향상;
• VM은 RISC-V 사용자 모드 시뮬레이션 기반으로, 체인상 검증 메커니즘과 결합하여 결정성을 보장.
2.Sonic(Fuel Labs 제안)
• zk-rollup의 실행 엔진으로 "RISC-V 제로지식 가상 머신" 구축을 제안;
• 계약 로직을 RISC-V 명령어로 컴파일한 후 STARK 증명을 생성하여 고성능 체인외 실행 + 체인상 검증 실현;
• 장점은 하드웨어 근접성, 다중 언어 컴파일 호환성, 검증 가능성.
3.Polyjuice(Godwoken)
• RISC-V 기반은 아니지만 CKB-VM 기반에서 실행되며, 원래 VM 설계가 RISC-V 영향을 받음;
• EVM 호환성을 제공하며 RISC-V 스타일의 자원 모델과 결합하여 Nervos Layer1과의 원활한 통합을 실현.
4.Golem
• 탈중앙화 컴퓨팅 플랫폼으로, 다양한 작업 실행 아키텍처를 지원;
• 새 버전에서는 RISC-V를 런타임 표준 ISA로 삼아 작업의 이식성과 경량성을 향상시키는 것을 고려;
• 이질
TechFlow 공식 커뮤니티에 오신 것을 환영합니다
Telegram 구독 그룹:https://t.me/TechFlowDaily
트위터 공식 계정:https://x.com/TechFlowPost
트위터 영어 계정:https://x.com/BlockFlow_News
